[发明专利]一种半导体器件和电子装置

说明书

本发明提供一种半导体器件和电子装置，涉及半导体技术领域。包括：半导体衬底；漂移区，设置在半导体衬底中；体区，设置在半导体衬底中漂移区的外侧；漏极，设置在漂移区中，所述漏极包括沿第一方向延伸部分长度的连接部，以及沿与第一方向垂直的第二方向延伸的若干间隔设置的第一指状部，第一指状部均与连接部连接；源极，设置在体区中，源极包括至少一个第二指状部，第二指状部设置在相邻的第一指状部之间的间隙中；体区引出区，设置在体区中，体区引出区包括设置于第二指状部的端部的第一部分；若干个深阱区，间隔设置在源极和漏极之间的漂移区中，并包围体区引出区的第一部分，深阱区具有第一导电类型，每个深阱区的顶面低于漂移区的顶面。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件和电子装置。

背景技术

在半导体技术领域中，LDMOS(横向扩散金属氧化物半导体)因适用于功率电路的高耐压应用且易于与CMOS工艺兼容而得到了广泛的应用，例如在功率集成电路中，超高压LDMOS器件作为开关器件应用于LDO稳压器、DC-DC转换器和LED驱动。

为了提高面积利用率，超高压LDMOS器件通常使用多指型布局，如图1A所示，源极101和漏极102构成多指型，虚线方框10中所包围的区域为单元区，在该区域对应的器件的剖视图如图1B所示，虚线方框11所包围的区域为漏极102包围源极101的区域，在该区域对应的器件的剖视图如图1C所示。这种布局结构的LDMOS器件存在一个非常大的缺点，那就是在漏极的指状区域的端部(如图1A中六角星形包围的区域)比目标击穿电压(BV)更早击穿。LDMOS器件的击穿电压被设计用于满足电荷平衡前提目标(Qn＝Qp)。

如图1A所示，被漏极包围的源极的指状部的端部的曲率半径小于单元区内的漏极的指状部的端部的曲率半径，单元区内的漏极的指状部具有高电场使此处的击穿电压小于目标击穿电压。为了解决该问题，目前常用的方法是使端部位于更长的漂移区中，并去除源极中的n+掺杂区，这样牺牲了开态电阻(Rdson)并且破坏了电荷平衡。

因此，有必要提出一种新的半导体器件，以解决上述技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明实施例一中提供一种半导体器件，包括：

具有第一导电类型的半导体衬底；

漂移区，设置在所述半导体衬底中，具有第二导电类型；

体区，设置在所述半导体衬底中所述漂移区的外侧，具有第一导电类型；

漏极，设置在所述漂移区中，具有与所述漂移区相同的导电类型，其中，所述漏极包括沿第一方向延伸部分长度的连接部，以及沿与所述第一方向垂直的第二方向延伸的若干间隔设置的第一指状部，所述第一指状部均与所述连接部连接；

源极，设置在所述体区中，其具有与所述漂移区相同的导电类型，所述源极包括至少一个第二指状部，所述第二指状部设置在相邻的所述第一指状部之间的间隙中；

体区引出区，设置在所述体区中，其中，所述体区引出区包括设置于所述第二指状部的端部的第一部分；

若干个深阱区，间隔设置在所述源极和所述漏极之间的所述漂移区中，并包围所述体区引出区的所述第一部分，其中，所述深阱区具有第一导电类型，每个所述深阱区的顶面低于所述漂移区的顶面。

进一步，所述体区引出区的所述第一部分与所述第二指状部连接。