[发明专利]一种数据处理系统

说明书

技术领域

本发明涉及计算机数据处理领域，尤其涉及了一种数据处理系统。

背景技术

随着系统的复杂化，系统中安装的数据处理器和组件的数目越来越多。例如，在移动电话系统中，用于控制通信的基带数据处理器具有受控软件(应用程序和按键控制等)和硬件(RF电路的组件，LCD和存储器等)。然而，随着功能的多样化，目前基带处理器难以执行所有处理。在现有技术的PC系统中，通过提高数据处理器的运行频率，已经解决了上述问题，但是近年来在电池驱动类型的移动终端中，不能简单地以较高的频率来改善性能，因为必须延长电池的使用寿命。

此外，本发明的发明人论述了最初在存储器中存储数据处理器的操作程序的技术。例如，在为存储CPU的操作程序而在芯片上制作电可重编程闪存的微处理器中，通常例如通过使用诸如EPROM写入器之类的写入设备在制造阶段写入这种闪存的初始程序。然而，上述写入操作非常复杂，并且需要很长时间，因为此类写入操作伴随有验证处理和重写处理。因此，写入操作也被认为是增加数据处理器之制造成本的原因。

发明内容

本发明所要解决的技术问题是：写入操作非常复杂，系统的功能消耗高，成本高。

为解决上面的技术问题，本发明提供了一种数据处理系统，该系统包括：

第一数据处理器、第二数据处理器、第一总线、第二总线及开关电路；

所述第一总线与第一数据处理器相连；第二总线与第二数据处理器相连的，其中所述的第二数据处理器一端与第一总线相连，而另一端与内部总线相连的第一外部接口电路相连；

开关电路，当第二数据处理器处于等待的时候，该开关电路闭合，第一接口外部电路一端连接第二总线；当第二数据处理器根据其操作状态，控制开管电路的开关操作，当第二数据处理器处于等待时，第一数据处理器能够通过开关电路访问第二总线。

进一步，第二数据处理器处于等待期间，停止向第二数据处理器传递数据以及时钟信号。

进一步，第二数据处理器还包括非易失存储器和CPU，在完成复位操作之后，第一数据处理器可以采用第一操作方式将数据写入该非易失存储器中，在第一操作方式的写入操作之后，从非易失存储器中取出指令，第一数据处理器指定第二数据处理器采用第一操作方式，将非易失存储器的写入控制程序存储到非易失存储器中，并指示CPU取出写入控制程序的指令。

进一步，第二数据处理器还包括第一接口电路和第二接口电路，第一接口电路使得第一数据处理器获得第二数据处理器的内部总线的总线使用权限，第二接口电路通过绕过第二数据处理器的内部总线，将第一总线连接到第二总线。

进一步，输入/输出电路包括从用于与SDRAM相连的SDRAM接口电路、用于与液晶显示设备相连的LCD接口电路、用于与存储卡相连的存储卡接口电路、非易失存储器接口电路、电可擦/可编程非易失存储器接口电路和通用输入/输出端口中选择的一条或多条电路。

有益效果：减低了系统的运作成本，提高了系统数据处理能力，减少了数据处理的功耗，简便了系统的结构。

附图说明

图1为本发明一种数据处理系统的结构示意图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

如附图1所示的，一种数据处理系统，该系统包括：

第一数据处理器、第二数据处理器、第一总线、第二总线及开关电路；

所述第一总线与第一数据处理器相连；第二总线与第二数据处理器相连的，其中所述的第二数据处理器一端与第一总线相连，而另一端与内部总线相连的第一外部接口电路相连；

开关电路，当第二数据处理器处于等待的时候，该开关电路闭合，第一接口外部电路一端连接第二总线；当第二数据处理器根据其操作状态，控制开管电路的开关操作，当第二数据处理器处于等待时，第一数据处理器能够通过开关电路访问第二总线。

第二数据处理器处于等待期间，停止向第二数据处理器传递数据以及时钟信号。

第二数据处理器还包括非易失存储器和CPU，在完成复位操作之后，第一数据处理器可以采用第一操作方式将数据写入该非易失存储器中，在第一操作方式的写入操作之后，从非易失存储器中取出指令，第一数据处理器指定第二数据处理器采用第一操作方式，将非易失存储器的写入控制程序存储到非易失存储器中，并指示CPU取出写入控制程序的指令。