[发明专利]低功耗CMOS缓冲电路在审
| 申请号： | 201611047893.0 | 申请日： | 2016-11-11 |
| 公开（公告）号： | CN108075767A | 公开（公告）日： | 2018-05-25 |
| 发明（设计）人： | 程志宏 | 申请（专利权）人： | 恩智浦美国有限公司 |
| 主分类号： | H03K19/0185 | 分类号： | H03K19/0185;H03K19/00 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 杨静 |
| 地址： | 美国德*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 晶体管 电路 导电沟道 供电电压 缓冲电路 漏极 串联 低阈值电压 高阈值电压 节点提供 输出信号 栅极接收 栅极连接 低功耗 | ||
1.一种CMOS缓冲电路，其特征在于，包括第一支电路，其中所述第一支电路包括：
具有第一类型的导电沟道的第一晶体管；以及
与所述第一晶体管串联的第二晶体管，其中所述第二晶体管具有不同于所述第一类型的第二类型的导电沟道；
其中所述第一晶体管与第二晶体管的栅极耦接以接收输入信号；以及
第一晶体管具有低于第二晶体管的阈值电压。
2.如权利要求1所述的CMOS缓冲电路，其特征在于：所述第一晶体管为PMOS晶体管，所述第二晶体管为NMOS晶体管；所述第一晶体管的源极耦接到供电电压，第一晶体管的漏极耦接到第二晶体管的漏极，第二晶体管的源极耦接到地电压。
3.如权利要求2所述的CMOS缓冲电路，其特征在于，进一步包括：
第二支电路，所述第二支电路包括第三晶体管与第四晶体管，所述第三晶体管具有所述第一类型的导电沟道，所述第四晶体管具有所述第二类型的导电沟道；
其中所述第三晶体管与所述第四晶体管的栅极耦接至第一、第二晶体管之间的节点；以及
第三晶体管具有高于第四晶体管的阈值电压。
4.如权利要求3所述的CMOS缓冲电路，其特征在于：所述第三晶体管的源极耦接到供电电压，所述第三晶体管的漏极耦接到第四晶体管的漏极，第四晶体管的源极耦接到地电压。
5.如权利要求1所述的CMOS缓冲电路，其特征在于：所述第一晶体管为NMOS晶体管，所述第二晶体管为PMOS晶体管；所述第二晶体管的源极耦接到供电电压，第二晶体管的漏极耦接到第一晶体管的漏极，第一晶体管的源极耦接到地电压。
6.如权利要求5所述的CMOS缓冲电路，其特征在于，进一步包括：
第二支电路，所述第二支电路包括第三晶体管与第四晶体管，所述第三晶体管具有所述第一类型的导电沟道，所述第四晶体管具有所述第二类型的导电沟道；
其中所述第三晶体管与所述第四晶体管的栅极耦接至第一、第二晶体管之间的节点；以及
第三晶体管具有高于第四晶体管的阈值电压。
7.如权利要求6所述的CMOS缓冲电路，其特征在于：所述第四晶体管的源极耦接到供电电压，所述第四晶体管的漏极耦接到第三晶体管的漏极，第三晶体管的源极耦接到地电压。
8.一种低功率CMOS缓冲电路，其特征在于，包括：
第一支电路，包括串联连接在供电电压与地电压之间的第一晶体管与第二晶体管；以及
第二支电路，包括串联连接在供电电压与地电压之间的第三晶体管与第四晶体管；
其中所述第一晶体管与第二晶体管的栅极耦接以接收输入信号，第三晶体管与第四晶体管的栅极连接到第一晶体管与第二晶体管的漏极之间的第一节点，第三晶体管与第四晶体管的漏极之间的第二节点提供输出信号；以及
其中所述第一晶体管与第四晶体管为低阈值电压晶体管，第二晶体管与第三晶体管为高阈值电压晶体管。
9.如权利要求8所述的低功率CMOS缓冲电路，其特征在于：所述第一晶体管和所述第三晶体管具有第一类型的导电沟道；第二晶体管和第四晶体管具有第二类型的导电沟道，所述第二类型与所述第一类型不同。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恩智浦美国有限公司，未经恩智浦美国有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201611047893.0/1.html，转载请声明来源钻瓜专利网。
