[发明专利]一种适用于PowerPC处理器的高可靠指令Cache

权利要求书

1.一种适用于PowerPC处理器的高可靠指令Cache，其特征在于包括AXI总线接口单元、指令Cache块缓存器、指令Cache控制器、指令Cache的数据存储体、命中检查器、指令寄存器、指令校验电路、指令校验码读出寄存器、校验码生成逻、校验码缓存器、检验码存储体，其中

AXI总线接口单元，从外部PowerPC处理器的内存中读取指令后送至指令Cache块缓存器、校验码生成逻辑；

指令Cache块缓存器，当命中检查为否时，接收指令后进行缓存，然后将指令送至指令寄存器，同时将当前指令对应的新标签添加至标签存储CAM，进而更新标签存储CAM中的标签，将当前指令送至指令Cache的数据存储体中新标签对应的地址存储；所述的指令均与唯一的标签对应，标签包括指令在指令Cache的数据存储体中的存储地址、校验码；

指令Cache控制器，控制命中检查器进行命中检查，如果命中检查为是，则读取指令Cache的数据存储体中的指令送至指令寄存器，如果命中检查为否，则控制AXI总线接口单元从PowerPC处理器的内存中读取指令后送至指令Cache块缓存器、校验码生成逻辑；

指令Cache的数据存储体，存储指令；

命中检查器，读取外部PowerPC处理器中地址生成器生成的地址，然后取外部PowerPC处理器中标签存储CAM中的标签进行比对，如果比对一致，则输出命中检查为是，否则输出命中检查为否；

指令寄存器，接收指令后进行存储；

指令校验电路，读取指令寄存器存储的指令，同时读取指令校验码读出寄存器存储的校验码，然后进行ECC+Parity校验，将校验通过的指令送至PowerPC处理器使用；

指令校验码读出寄存器，接收校验码并存储；

校验码生成逻辑，接收指令后使用ECC+Parity生成校验码，并送至校验码缓存器存储；

校验码缓存器，接收校验码生成逻辑发送的校验码，将校验码依次送至检验码存储体存储；

检验码存储体，当命中检查为是时，将当前命中检查标签对应的校验码送至指令校验码读出寄存器，当命中检查为否时，读取校验码缓存器中的校验码并送至指令校验码读出寄存器。