[发明专利]芯片内部动作时间的检测系统及方法

说明书

本发明提供了一种芯片内部动作时间的检测系统及方法，芯片具有状态输出管，该检测系统包括：检测设备、外部时钟、计算单元和定义单元；检测设备具有失效地址存储单元，用于对虚拟地址进行计数；其中，芯片的状态输出管与失效地址存储单元的控制端相连；外部时钟与失效地址存储单元的输入端相连；计算单元，估算要测量的动作时间，据此定义时钟信号的周期；定义单元，在失效地址存储单元中为每个时钟信号定义不同的虚拟地址；检测设备，检测时，将虚拟地址存储于失效地址存储单元中；然后计算单元还统计存储于失效地址存储单元中的虚拟地址数目；此外，计算单元根据时钟信号的周期和虚拟地址数目，从而准确地计算出芯片内部动作时间。

技术领域

本发明涉及微电子芯片功能性检测领域，具体涉及一种芯片内部动作时间的检测方法及方法。

背景技术

随着集成电路工艺的发展，芯片功能变得越来越强大，对测试的要求也越来越高。在测试项目大量增加的同时，测试的准确性也变得极为重要。在以往的存储类闪存芯片测试中，数据写入时间、数据擦除时间(通称为动作时间)的测量是通过整个测试项的时间(简称为全部时间)估算出来的。而通过这种方法测量得到的时间，只是一个“大概”值，它不仅包含真正的“动作时间”，也包含了芯片上电下电、芯片启动、指令发出等时间(简称为其余时间)，如图1所示。当“动作时间”很短，只有毫秒级甚至微秒级时，那么，这些“其余时间”就会相对很大，这时量测到的结果就变得失去意义。

发明内容

为了克服以上问题，本发明旨在一种芯片内部动作时间的检测系统及方法，从而得到较为准确的内部动作时间。

为了达到上述目的，本发明提供了一种芯片内部动作时间的检测系统，芯片具有状态输出管，其包括：检测设备、外部时钟、计算单元和定义单元；检测设备具有失效地址存储单元，用于对虚拟地址进行计数；其中，

芯片的状态输出管与失效地址存储单元的控制端相连；外部时钟与失效地址存储单元的输入端相连；

计算单元，估算要测量的动作时间，据此定义时钟信号的周期；

定义单元，在失效地址存储单元中为每个时钟信号定义不同的虚拟地址；

检测设备，检测时，将虚拟地址存储于失效地址存储单元中；然后计算单元还统计存储于失效地址存储单元中的虚拟地址数目；此外，计算单元根据时钟信号的周期和虚拟地址数目，计算芯片内部动作时间。

优选地，所述状态输出管为引脚或寄存器。

为了达到上述目的，本发明提供了一种芯片内部动作时间的检测方法，芯片具有状态输出管，所采用的检测设备具有失效地址存储单元，还采用了外部时钟，采用失效地址存储单元来进行计数，具体包括：

步骤01：将芯片的状态输出管与失效地址存储单元的控制端相连；将外部时钟与失效地址存储单元的输入端相连；所述状态输出管的电压改变所持续的时间为所要测量的动作时间；

步骤02：估算要测量的动作时间，据此定义时钟信号的周期；

步骤03：在失效地址存储单元中为每个时钟信号定义不同的虚拟地址；

步骤04：开始检测，将虚拟地址存储于失效地址存储单元中，然后统计存储于失效地址存储单元中的虚拟地址数目；

步骤05：根据时钟信号的周期和虚拟地址数目，计算芯片内部动作时间。

优选地，所述状态输出管为引脚或寄存器。

优选地，当芯片内部正在工作时，寄存器的值为“0”，此时输入任何指令都无效；当芯片内部处于空闲状态时，所述状态输出管的值为“1”，此时输入指令进行下一步动作；状态输出管由“1”变为“0”，表示芯片接收到指令，开始进行相应的内部动作，状态输出管由“0”变为“1”，表示芯片内部动作完成，计算两次变化的相隔时间，即为所要检测的芯片内部动作时间。