[发明专利]类脑计算系统

权利要求书

1.一种类脑计算系统，其特征在于，包括：一个以上神经元和一个以上包含MTJ的MTJ突触，所述MTJ突触包括记忆MTJ和参考MTJ；所述MTJ突触的输出端连接到所述类脑计算系统中输入电荷的神经元，所述MTJ突触的输入端连接到所述类脑计算系统中输出电荷的神经元；所述类脑计算系统处于正常工作模式时，所述MTJ突触的输出端被置于基准电位，所述记忆MTJ适于接收来自所述MTJ突触的输入端的第一脉冲，所述参考MTJ适于接收来自所述MTJ突触的输入端的第二脉冲，所述第一脉冲与第二脉冲同时发射，形状相同且符号相反，所述第一脉冲和第二脉冲的电压差由所述基准电位以及对所述MTJ突触的读取电压所确定；神经元之间通过所述MTJ突触连接起来；所有MTJ突触各自包含的参考MTJ都在同一个约定的状态上；

其中，神经元可选择如下两种结构：(i)所述神经元包括电荷积分器和脉冲发生器；所述电荷积分器适于收集各个从外部或其他神经元的输入点输入的电荷，并将输入的电荷积累起来；在电荷积累周期里，所述电荷积分器积累电荷同时其输出电压产生变化；在电荷输出周期里，所述电荷积分器发信号释放积累起来的电荷，同时驱动所述脉冲发生器发射所述第一脉冲和第二脉冲，直至所述电荷积分器的输出电压达到第一设定值时停止发射；电荷的电量被转化成脉冲长度；当任一神经元工作在电荷输出周期里，接收该神经元所输出电荷的神经元工作在电荷积累周期里；所述MTJ突触的输出端连接到输入电荷的神经元所包含的电荷积分器，所述MTJ突触的输入端连接到输出电荷的神经元所包含的脉冲发生器；

(ii)所述神经元包括电荷积分器、脉冲发生器以及分别与所述电荷积分器和脉冲发生器相连的模式控制器；所述电荷积分器适于收集各个从外部或其他神经元的输入点输入的电荷，并将输入的电荷积累起来；所述脉冲发生器适于在被触发后向各个输出的MTJ突触发射所述第一脉冲和第二脉冲；所述MTJ突触的输出端连接到输入电荷的神经元所包含的电荷积分器，所述MTJ突触的输入端连接到输出电荷的神经元所包含的脉冲发生器；在所述模式控制器的控制下，所述类脑计算系统的正常工作模式被执行为第一神经网络模式或第二神经网络模式；

在所述第一神经网络模式下，在电荷积累周期里，所述电荷积分器积累电荷同时其输出电压产生变化；在电荷输出周期里，所述电荷积分器发信号释放积累起来的电荷，同时驱动所述脉冲发生器发射所述第一脉冲和第二脉冲，直至所述电荷积分器的输出电压达到第一设定值时停止发射；电荷的电量被转化成脉冲长度；当任一神经元工作在电荷输出周期里，接收该神经元所输出电荷的神经元工作在电荷积累周期里；

在所述第二神经网络模式下，当所述电荷积分器的输出电压达到第二设定值时，触发所述脉冲发生器向各个输出的MTJ突触发射所述第一脉冲和第二脉冲，并给所述电荷积分器发信号释放积累起来的电荷。

2.根据权利要求1所述的类脑计算系统，其特征在于，当神经元选择为上述第(ii)种结构时，所述电荷积分器包括运算放大器、电容器、MOS管和电阻；所述基准电位置于所述运算放大器的第一输入端，所述运算放大器的第二输入端连接所述MTJ突触的输出端，所述运算放大器的输出端连接所述模式控制器的第一端，所述电容器的两端分别与所述运算放大器的第二输入端和输出端相连；所述MOS管和电阻串联后与所述电容器并联，所述MOS管的栅极连接所述模式控制器的第二端，所述模式控制器的第三端与所述脉冲发生器的输入端相连。

3.根据权利要求1所述的类脑计算系统，其特征在于，所述MTJ突触还包括与所述记忆MTJ相连的第一选通器件以及与所述参考MTJ相连的第二选通器件，所述第一选通器件和第二选通器件分别设置于所述输出电荷的神经元与所述输入电荷的神经元之间的不同电流路径上，且两者导流方向相反。

4.根据权利要求3所述的类脑计算系统，其特征在于，还包括写驱动电路，所述写驱动电路的第一输出端与所述脉冲发生器对每一个记忆MTJ的输出端相连，所述写驱动电路的第二输出端与所述电荷积分器对每一个记忆MTJ的输入端相连；在正常工作模式下所述写驱动电路处于直通状态，在编程模式下所述脉冲发生器和电荷积分器处于高阻状态，所述写驱动电路用于在所述编程模式下改变或维持所述记忆MTJ的状态；施加于所述记忆MTJ以及所述第一选通器件的电压根据所述基准电位、所述MTJ突触的编程电压以及所述第一选通器件的正向压降或反向导通电压确定。

5.根据权利要求3所述的类脑计算系统，其特征在于，所述类脑计算系统以分层结构的形式集成于半导体芯片，所述分层结构由一层以上的神经元电荷输出层与一层以上的神经元电荷输入层依次交替层接而成，所述神经元电荷输出层包括一个以上输出电荷的神经元及其对应的一组输出线，所述神经元电荷输入层包括一个以上输入电荷的神经元及其对应一组输入线；相邻两层的输出线与输入线呈纵横排列形成阵列，相邻两层的输出线与输入线之间的每一个交叉位置设有一个MTJ突触，每个输出电荷的神经元的输出线和每个输入电荷的神经元的输入线均各自包含两根导线，输出线包含的一根导线、输入线包含的一根导线连接起所述记忆MTJ以及所述第一选通器件构成一条电流路径，输出线包含的另一根导线、输入线包含的另一根导线连接起所述参考MTJ以及所述第二选通器件构成另一条电流路径。