[发明专利]一种SoC装置

说明书

技术领域

本发明涉及芯片架构技术领域，尤其涉及一种SoC装置。

背景技术

现在很多商用芯片都在尽可能增加集成度，从而降低成本、提高可靠性。常常一个芯片就是一个小的片上系统（SoC）。其中的CPU核一般用于数据运算和/或事务处理。高性能的CPU核常常需要license费用，并且占的芯片面积也不小。而实际应用中，常常并不需要一味追求高性能——比如，有的应用没有过大的数据量，或者有额外的协处理器分担一部分运算。在保证一定性能的前提下，简单的CPU核，以及相应的系统架构，可以简化系统设计、减少功耗和成本。此外，丰富的应用是现在嵌入式终端面临的主要问题，这意味着大量的应用程序，即需要大的程序空间。而传统8051程序空间寻址仅为64k，在面对上述应用时捉襟见肘。

发明内容

本发明的目的是为了解决现有技术中存在的缺点，而提出的一种SoC装置。

为了实现上述目的，本发明采用了如下技术方案：

一种SoC装置，包括改进的8051核、flash核、模数转换器、实时钟、串口、SPI接口、通用IO口、通信收发器、数据存储器、I2C接口，所述模数转换器、实时钟、串口、SPI接口、通用IO口、I2C接口通过SFR总线或xmem总线与8051核电性连接，所述通信收发器通过SFR总线和xmem总线与8051核电性连接，所述数据存储器通过xmem总线与8051核电性连接，所述flash核通过flash信号线与flash存取控制电路电性连接，所述flash存取控制电路通过读写总线与8051核电性连接，所述flash存取控制电路支持程序烧录。

优选的，所述通信收发器包括配置寄存器、数据缓冲器，所述配置寄存器通过SFR总线与8051核电性连接，所述数据缓冲器通过通过xmem总线与8051核电性连接。

优选的，所述flash存取控制电路包括flash下载电路、flash只读电路、flash读写电路，所述flash下载电路与下载控制相连用于接收上位机数据，按页写入全部原始程序，所述flash只读电路与8051核相连作为程序空间的ROM来使用，所述flash读写电路通过8051总线与8051核相连用于部分更改flash内容，所述flash核分别与flash下载电路、flash只读电路、flash读写电路电性连接，其中所述flash只读电路与flash读写电路并联后与所述flash下载电路并联。

优选的，所述flash下载电路包括下载控制状态机、串口收发、串口波特率生成，所述串口波特率生成的输出端与串口收发的输入端连接，所述下载控制状态机、串口收发双向连接，所述下载控制状态机与flash信号双向连接，所述串口收发与串口信号双向连接。

优选的，所述flash读写电路部分更改flash内容通过在8051核的数据存储器中包含一块两用RAM，平时作为8051的数据存储器使用；当需要对flash的一部分进行改写时，就搬移一部分程序到此RAM，然后程序跳转到此RAM中运行，并对flash进行写操作；写完后跳转回flash继续运行。

优选的，所述改进的8051核支持bank电路，包括指令执行状态机、8051专用寄存器堆、8051输入输出控制接口和bank选择电路，所述指令执行状态机包括跳转后控制信号，所述8051专用寄存器堆内包括bank序号用于配置下次要跳入的bank的序号，所述跳转后控制信号、bank序号的输出端与bank选择电路的输入端连接，所述8051输入输出控制接口的输入端与flash核的输出端连接，所述8051输入输出控制接口、bank选择电路的输出端均与组合逻辑电路的输入端连接，所述组合逻辑电路将加bank后的地址发送给flash核。

改进的8051核是一个免费的改进过的8051 IP核，它的绝大部分指令与标准8051兼容，同时将标准8051每个机器周期中的12个时钟周期缩减为4个，大大提高了执行速度。

模数转换器、实时钟、串口、SPI接口、通用IO口、I2C接口可以灵活的连接在SFR总线和xmem总线上，以达到在芯片中可剪裁的采用各种常见接口的目的。

随着工艺的进步，已经有很多成熟的flash IP core可以集成到芯片中，大大减少了板级设计的复杂度。另外，现在很多应用都要求能够在线更新应用程序，这需要硬件的支持。鉴于此，我们设计flash core的硬件控制电路，使之可以正常擦写、在线更新，而在系统正常运行时作为ROM使用——CPU直接从其中读取程序代码然后运行。