[发明专利]一种带隙基准电路

权利要求书

1.一种带隙基准电路，包括：启动模块、输出模块、耦接于所述启动模块和所述输出模块之间的带隙核心模块，所述带隙核心模块具有参考点，所述参考点的电压与所述输出模块的输出信号关联，其特征在于，还包括：

控制模块，适于控制所述带隙核心模块和输出模块在低功耗模式和正常工作模式之间切换，在所述带隙核心模块处于低功耗模式时，从检测时刻开始检测所述参考点的电压，并根据所述参考点的电压产生低功耗控制信号或者正常模式控制信号，所述低功耗控制信号使得所述带隙核心模块和所述输出模块处于低功耗模式，所述正常模式控制信号使得所述带隙核心模块和所述输出模块处于所述正常工作模式，所述低功耗模式下的电流消耗小于所述正常工作模式下的电流消耗；

其中，所述检测时刻是根据上一次所述带隙核心模块处于低功耗模式的持续时间确定得到的；

所述控制模块包括：

电压检测控制模块，适于根据上一次所述带隙核心模块处于低功耗模式的持续时间产生检测使能信号；

电压检测模块，适于根据所述检测使能信号确定所述检测时刻，并在所述检测时刻开始检测所述参考点的电压，以及根据所述参考点的电压输出第一电压信号；

锁存器，适于锁存所述电压检测模块输出的所述第一电压信号；

充电时间控制模块，适于根据所述锁存器锁存的所述第一电压信号产生所述正常模式控制信号，并且适于当所述正常工作模式的持续时间超过预设时间时，产生所述低功耗控制信号。

2.根据权利要求1所述的带隙基准电路，其特征在于，

当所述参考点的电压高于电压阈值时，所述控制模块产生所述正常模式控制信号；

当所述参考点的电压低于所述电压阈值时，所述控制模块产生所述低功耗控制信号。

3.根据权利要求2所述的带隙基准电路，其特征在于，还包括：第一开关单元、第二开关单元、第三开关单元和第四开关单元；所述第一开关耦接于第一电源和所述带隙核心模块的电源端之间，所述第二开关耦接于所述带隙核心模块和地之间；所述第三开关单元耦接于所述第一电源和所述输出模块的电源端之间，所述第四开关单元耦接于所述输出模块和地之间；

所述控制模块通过控制所述第一开关单元和所述第二开关单元断开或闭合，使得所述带隙核心模块处于所述正常工作模式或所述低功耗模式，所述控制模块通过控制所述第三开关单元和所述第四开关单元断开或闭合，使得所述输出模块处于所述正常工作模式或所述低功耗模式。

4.根据权利要求3所述的带隙基准电路，其特征在于，所述第一开关单元为第一PMOS管，所述第二开关单元为第一NMOS管，所述第三开关单元为第二PMOS管，所述第四开关单元为第二NMOS管；

所述第一PMOS管的源极与第一电压源耦接，所述第一PMOS管的栅极与所述控制模块的输出端耦接，所述第一PMOS管的漏极与所述带隙核心模块耦接；

所述第一NMOS管的源极接地，所述第一NMOS管的栅极接入所述控制模块的输出端所输出信号的反相信号，所述第一NMOS管的漏极与所述参考点耦接；

所述第二PMOS管的源极与所述第一电压源耦接，所述第二PMOS管的栅极与所述控制模块的所述输出端耦接，所述第二PMOS管的漏极与所述输出模块耦接；

所述第二NMOS管的源极接地，所述第二NMOS管的栅极接入所述控制模块的输出端所输出信号的反相信号，所述第二NMOS管的漏极与所述输出模块耦接。

5.根据权利要求4所述的带隙基准电路，其特征在于，

所述充电时间控制模块，适于根据所述锁存器锁存的所述第一电压信号产生所述正常模式控制信号，以控制所述第一开关单元和所述第三开关单元闭合，并且适于当所述正常工作模式的持续时间超过预设时间时，产生所述低功耗控制信号，以控制所述第一开关单元和所述第三开关单元断开。