[发明专利]互连结构及其形成方法

说明书

一种互连结构及其形成方法，其中形成方法包括：提供衬底；形成介质层；形成开口；形成阻挡叠层，所述阻挡叠层包括硅层；填充导电材料。本发明技术方案在开口底部和侧壁形成阻挡叠层，所述阻挡叠层包括硅层。一方面，硅原子能够与所述介质层材料的原子反应成键，从而提高所述阻挡叠层的致密度，有利于提高所述阻挡叠层的阻挡能力，有利于提高所形成互连结构的可靠性；另一方面，硅原子能够与导电材料的原子反应成键，从而抑制导电材料原子的扩散，也有利于提高所述阻挡叠层的阻挡能力，也有利于提高所形成互连结构的可靠性。

技术领域

本发明涉及半导体制造领域，特别涉及一种互连结构及其形成方法。

背景技术

随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。

为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与衬底的导通是通过互连结构实现的。随着技术节点的推进，互连结构的尺寸也变得越来越小。

随着互连结构尺寸的缩小，现有技术所形成互连结构的可靠性有待提高。

发明内容

本发明解决的问题是提供一种互连结构及其形成方法，以改善互连结构的可靠性。

为解决上述问题，本发明提供一种互连结构的形成方法，包括：

提供衬底；在所述衬底上形成介质层；在所述介质层内形成开口；在所述开口底部和侧壁上形成阻挡叠层，所述阻挡叠层包括硅层；向底部和侧壁形成有阻挡叠层的开口内填充导电材料，以形成互连结构。

可选的，形成所述阻挡叠层的步骤中，所述硅层为非晶硅层。

可选的，形成所述阻挡叠层的步骤包括：采用原子层沉积工艺形成所述阻挡叠层。

可选的，在所述开口底部和侧壁形成阻挡叠层的步骤包括：在所述开口底部和侧壁上形成第一非晶硅层；在所述第一非晶硅层上形成第一阻挡层；在所述第一阻挡层上形成第二非晶硅层。

可选的，形成所述第一非晶硅层的步骤中，所述第一非晶硅层的厚度在到范围内；形成所述第一阻挡层的步骤中，所述第一阻挡层的厚度在到范围内；形成所述第二非晶硅层的步骤中，所述第二非晶硅层的厚度在到范围内。

可选的，形成所述第一阻挡层的步骤中，所述第一阻挡层的材料为氮化钽。

可选的，形成所述第二非晶硅层之后，在所述开口底部和侧壁形成阻挡叠层的步骤还包括：在所述第二非晶硅层上形成第二阻挡层；在所述第二阻挡层上形成粘附层。

可选的，形成所述第二阻挡层的步骤中，所述第二阻挡层的材料为氮化钽；形成所述粘附层的步骤中，所述粘附层的材料为钽。

可选的，形成所述第二阻挡层的步骤中，所述第二阻挡层的厚度在到范围内；形成所述粘附层的步骤中，所述粘附层的厚度在到范围内。

可选的，形成所述第二阻挡层的步骤和形成所述粘附层的步骤中的一个或两个步骤包括：采用物理气相沉积工艺进行形成所述第二阻挡层或所述粘附层。

可选的，形成所述互连结构的步骤包括：向底部和侧壁形成有阻挡叠层的开口内填充导电材料，形成导电层；对所述阻挡叠层和所述导电层进行退火处理，形成互连结构。

可选的，所述导电材料为铜。

可选的，形成所述介质层的步骤中，所述介质层的材料为超低K材料。

相应的，本发明还提供一种互连结构，包括：