[发明专利]由易于得到的预取器准确性动态控制的指令预取器

说明书

一种由易于得到的预取器准确性动态控制的指令预取器。根据一个总体方面，设备可包括分支预测单元、提取单元和预取器电路或单元。分支预测单元可被配置为输出预测的指令。提取单元可被配置为从高速缓冲存储器提取下一指令。预取器电路可被配置为基于预测的指令与下一指令之间的关系将先前预测的指令预取到高速缓冲存储器中。

本申请要求于2016年1月7日提交的发明名称为“由易于得到的预取器准确性动态控制的指令预取器”的第62/276,067号美国临时专利申请以及于2016年4月18日提交的第15/132,230号美国非临时专利申请的优先权。本先前提交的申请的主题通过引用包含于此。

技术领域

本描述涉及预取数据，更具体地讲，涉及指令预取的控制。

背景技术

在计算机系统架构中，指令预取是一种用于通过减少等待状态来加速程序的执行的技术。预取一般发生在处理器或处理器的子单元(例如，预取单元)在实际需要指令或数据块之前向主存储器请求指令或数据块时。一旦指令/数据块从主存储器或系统存储器返回，则指令/数据块通常被放置在高速缓冲存储器中。当做出从高速缓冲存储器访问指令/数据块的请求时，相比于假设必须向主存储器或系统存储器做出请求的情况，从高速缓冲存储器访问指令/数据块可快地多。因此，预取隐藏了存储器访问延迟。

由于程序一般被顺序地执行，因此，当以程序的顺序对指令进行预取时，性能很可能最佳。可选地，预取可以是复杂分支预测算法的一部分，其中，处理器尝试预期计算的结果，并提前预取正确的指令。

在计算机系统架构中，分支预测器或分支预测单元是试图在结果被实际计算出并已知之前预测将进行分支(例如，如果-则-否则(if-then-else)结构、跳转指令)的哪个路径的数字电路。分支预测器的目的通常是为了提高指令流水线中的流量。在很多现代流水线的微处理器系统架构中，分支预测器在实现高效性能方面扮演极其重要的角色。

双路分支通常使用条件跳转指令来实现。条件跳转可以为“不跳转(not taken)”并使用紧跟在条件分支之后的代码的第一分支来继续执行，或者条件跳转可以为“跳转(taken)”并跳转到存储代码的第二分支的程序存储器中的不同的位置。通常不能确定地知道条件跳转将是跳转还是不跳转，直到条件已被计算并且条件分支已经转到指令流水线中的执行阶段为止。

在没有分支预测的情况下，处理器通常将不得不等待，直到流水线中在下一指令可进入提取阶段之前条件跳转指令已经转到执行阶段为止。分支预测器通过尝试猜测跳转指令最有可能跳转还是不跳转来试图避免这样的时间浪费。被猜测为最有可能的分支随后被提取并推测地执行。如果分支预测器检测出猜测的分支是错误的，则推测地执行或部分执行的指令通常被丢弃，并且流水线使用正确的分支重新开始，引发延迟。

发明内容

根据一个总体方面，一种设备可包括分支预测单元、提取单元和预取器电路或单元。分支预测单元可被配置为输出预测的指令。提取单元可被配置为从高速缓冲存储器提取下一指令。预取器电路可被配置为基于预测的指令与下一指令之间的关系将先前预测的指令预取到高速缓冲存储器中。

根据另一总体方面，一种方法可包括：由预测电路预测将由处理器执行的预测的指令。所述方法可包括：由提取电路从高速缓冲存储器提取下一指令。所述方法还可包括：确定预测的指令与下一指令之间的关系是否满足一个或多个预定标准的集合。所述方法可包括：如果所述一个或多个预定标准的集合，则将预测的指令预取到高速缓冲存储器中。

根据另一总体方面，一种设备可包括处理器、高速缓冲存储器、分支预测单元、提取单元和预取器电路或单元。处理器可被配置为执行指令。高速缓冲存储器可被配置为暂时存储指令。分支预测单元可被配置为输出预测的指令，其中，预测的指令被推测性地预测为将由处理器执行，其中，分支预测单元与提取单元分离。提取单元可被配置为从高速缓冲存储器提取下一指令。预取器电路可被配置为：响应于预测的指令与下一指令之间的关系满足一个或多个预定标准，将先前预测的指令预取到高速缓冲存储器中。