[发明专利]半导体器件及其制造方法、存储单元和电子设备

说明书

一种半导体器件包括：衬底，包括沟槽；栅电介质层，形成在沟槽的表面之上；栅电极，位于沟槽中、比衬底的上表面低的水平处，并且包括第一掩埋部分和在第一掩埋部分之上的第二掩埋部分；以及第一掺杂区和第二掺杂区，它们形成在衬底中、栅电极的两侧上，并且与第二掩埋部分重叠，其中，第一掩埋部分包括具有第一功函数的第一阻障，而第二掩埋部分包括具有比第一功函数低的第二功函数的第二阻障。

相关申请的交叉引用

本申请要求于2015年10月28日提交的申请号为10-2015-0150128的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

示例性实施方案涉及半导体器件，更具体地，涉及具有掩埋栅结构的半导体器件及其制造方法、包括具有掩埋栅结构的半导体器件的存储单元以及包括具有掩埋栅结构的半导体器件的电子设备。

背景技术

金属栅电极应用于高性能的晶体管。具体地，在掩埋栅型晶体管中，阈值电压的控制需要高性能的操作。此外，栅致漏极泄漏(GIDL)特征对掩埋栅型晶体管的性能产生实质的影响。

发明内容

各种实施例针对能够调整阈值电压的掩埋栅结构及其制造方法。各种实施例针对能够改善栅致漏极泄漏(GIDL)的半导体器件及其制造方法。各种实施例针对能够提高刷新特性的存储单元。各种实施例针对具有改善性能的电子设备。

在一个实施例中，半导体器件可以包括：衬底，包括沟槽；栅电介质层，形成在沟槽的表面之上；栅电极，位于沟槽中，并且在比衬底的上表面低的水平处，其中，栅电极包括第一掩埋部分和第二掩埋部分，其中，第二掩埋部分形成在第一掩埋部分之间；以及第一掺杂区和第二掺杂区，它们形成在衬底中，并且在栅电极的第一侧和第二侧之上，其中，第一掺杂区和第二掺杂区中的每个与第二掩埋部分重叠，其中，第一掩埋部分包括具有第一功函数的第一阻障，其中，第二掩埋部分包括具有第二功函数的第二阻障，以及其中，第二功函数低于第一功函数。第一阻障具有比硅的中间能隙功函数高的功函数，以及其中，第二阻障具有比硅的中间能隙功函数低的功函数。第一阻障可以包括具有20at％或者更少的硅的金属硅氮化物，而第二阻障可以包括具有30at％或者更多的硅的金属硅氮化物。第一阻障包括具有20at％或者更少的硅的钛硅氮化物，而其中第二阻障可以包括具有30at％或者更多的硅的钛硅氮化物。第一阻障可以包括具有20at％或者更少的硅的钽硅氮化物，而其中第二阻障可以包括具有30at％或者更多的硅的钽硅氮化物。第一掩埋部分还可以包括第一电极，其中，第一电极可以包括含金属材料，以及其中，第一阻障位于第一电极与栅电介质层之间。第二掩埋部分还可以包括第二电极，其中，第二电极可以包括含金属材料或者N型掺杂多晶硅，以及其中，第二阻障位于第二电极与栅电介质层之间。半导体器件还可以包括第一功函数调整内衬，所述第一功函数调整内衬位于第一掩埋部分与栅电介质层之间。第一功函数调整内衬可以包括产生偶极以使第一掩埋部分的第一功函数增加并且可以高于第一功函数的材料。第一功函数调整内衬可以包括第一金属氧化物，并且第一金属氧化物的氧原子的面密度可以比栅电介质层的氧原子的面密度高。栅电介质层可以包括氧化硅，而第一功函数调整内衬可以包括氧化铝。栅电介质层可以包括氧化硅，而第一功函数调整内衬可以包括氧化钛、氧化铪、氧化锆、氧化镁或者它们的组合。半导体器件还可以包括第二功函数调整内衬，所述第二功函数调整内衬位于第二掩埋部分与栅电介质层之间。第二功函数调整内衬可以包括第二金属氧化物，并且第二金属氧化物的氧原子的面密度可以比栅电介质层的氧原子的面密度低。栅电介质层可以包括氧化硅，而第二功函数调整内衬可以包括氧化钇、氧化镧、氧化锗、氧化镥、氧化锶或者它们的组合。