[发明专利]静电放电防护的电路布局结构以及小型化电子装置

说明书

本发明公开了一种适用于一小型化电子装置静电放电防护的电路布局结构以及一小型化电子装置。小型化电子装置包括一多层电路板以及一插件式组件。多层电路板包括至少一信号走线层以及至少一接地层。插件式组件包括至少一信号脚位，容纳在多层电路板的至少一贯孔中。电路布局结构设置在电路板中。电路布局结构包括一封闭走线，设置在多层电路板的信号走线层，且围绕多层电路板的至少一贯孔。封闭走线与接地层电性连接。通过封闭走线的围绕设置、利用接地贯孔电性连接至接地层、利用被动组件电性连接至接地层等技术方案，可以防护大量静电通过插件式组件的脚位进入其他信号走线，在小型化电子装置的设计中，不仅可以确切实施，还可有效降低制造成本。

技术领域

本发明涉及一种电路布局结构，特别涉及一种静电放电防护的电路布局结构。

背景技术

近年来，电子装置的设计越趋轻薄短小，而且在穿戴式电子装置蓬勃发展的驱使硬盘，电子装置的小型化成为各家厂商趋之若鹜的研发方向。然而，在小型化的同时，也必须同时符合安全规范的各种规定，例如静电放电(Electrostatic Discharge)的防护，即是现今小型化电子装置，尤其是穿戴式电子装置需要特别考虑的问题，因为穿戴式电子装置被人们穿戴在身体的某部位，人体经过摩擦后即会产生大量静电，对于穿戴式电子装置有直接且明显的影响。一般电子装置对于静电放电的防护会设置静电放电防护组件，然而小型化的情况下，各种电子组件密集地设置在电路板上，有时由于空间限制，因此不易设置静电放电防护组件。

因此，如何利用电路布局结构进行静电放电的防护，实已成为目前业界的重要课题之一。

发明内容

本发明公开了一种适用一小型化电子装置静电放电防护的电路布局结构。小型化电子装置包括一多层电路板以及一插件式组件。多层电路板包括至少一信号走线层以及至少一接地层。插件式组件包括至少一信号脚位，容纳在多层电路板的至少一贯孔中。电路布局结构设置在电路板中。电路布局结构包括一封闭走线，设置在多层电路板的信号走线层，且围绕多层电路板的至少一贯孔。封闭走线与接地层电性连接。

优选地，封闭走线包括至少一转折区域，转折区域大于90度或具有一圆弧导角。

优选地，一第一接地贯孔设置在封闭走线的至少一转折区域，封闭走线通过第一接地贯孔电性连接接地层。

优选地，封闭走线包括至少一直线区域，一第二接地贯孔、一第三接地贯孔以及一第四接地贯孔设置在封闭走线的至少一直线区域，第二接地贯孔与第三接地贯孔的一第一距离与第三接地贯孔与第四接地贯孔的一第二距离为相同距离，封闭走线通过第二接地贯孔、第三接地贯孔以及第四接地贯孔电性连接接地层。

优选地，封闭走线的线宽大于等于6密耳(mil)。

优选地，封闭走线与至少一贯孔的一距离大于5密耳(mil)。

优选地，插件式组件包括一固定脚位，插件式组件的固定脚位通过一被动组件电性连接至一接地区域。

优选地，封闭走线为一环形曲线。

优选地，封闭走线为一具有大面积的走线。

优选地，接地层邻设于信号走线层。

本发明实施例公开了一种小型化电子装置。小型化电子装置包括一多层电路板以及一插件式组件。多层电路板包括一信号走线层以及一接地层。插件式组件包括至少一脚位。插件式组件的至少一脚位容纳在多层电路板的至少一贯孔中。一封闭走线设置在多层电路板的信号走线层，且围绕多层电路板的至少一贯孔，封闭走线与接地层电性连接。

优选地，封闭走线包括至少一转折区域，转折区域大于90度或具有一圆弧导角。

优选地，一第一接地贯孔设置在封闭走线的至少一转折区域，封闭走线通过第一接地贯孔电性连接接地层。