[发明专利]半导体结构及其制造方法

说明书

本揭露提供一种半导体结构及其制造方法。制造半导体结构的方法包含：形成对准记号层于基板上；图案化对准记号层来形成至少一对准记号特征；以实质上共形的方式形成下导电层于图案化的对准记号层上；形成绝缘层于下导电层上；以及形成上导电层于绝缘层上。

技术领域

本揭露实施例是有关于一种半导体元件，且特别是有关于一种半导体结构及其制造方法。

背景技术

于半导体晶圆上制造微型电路元件涉及许多步骤，其中一个步骤为把图案从微影光罩转移到晶圆上。光罩步骤包含蚀刻步骤，且界定后续制程所要暴露于晶圆上的选定区域，后续制程如氧化、金属沉积与不纯物导入。

在生产集成电路结构时，由于在结构中电路元件的密度不断增加，结构具有多个层。再者，随着元件与特征的尺寸越来越小，于光罩步骤期间晶圆需要准确地对准微影光罩，以最小化层与层之间的错位。

发明内容

本揭露提出一种半导体结构，包含：基板、对准记号层、下导电层、绝缘层以及上导电层。基板包含至少一产品区域以及至少一对准区，对准区邻设于产品区域。对准记号层至少设置于对准区上，在对准记号层中具有至少一对准记号特征。下导电层以实质上共形的方式至少部分地设置于对准记号特征上。绝缘层设置于下导电层上。上导电层设置于绝缘层上。

本揭露提出一种制造半导体结构的方法，包含形成对准记号层于基板上；图案化对准记号层来形成至少一对准记号特征；以实质上共形的方式形成下导电层于图案化的对准记号层上；形成绝缘层于下导电层上；以及形成上导电层于绝缘层上。

本揭露提出一种制造半导体结构的方法，包含形成至少一导电特征于第一介电层中；形成第二介电层于第一介电层上；形成至少一对准记号特征于第二介电层上；以实质上共形的方式形成至少位于对准记号特征上的下导电层；形成绝缘层于下导电层上；以及形成上导电层于绝缘层上。

附图说明

从以下结合所附附图所做的详细描述，可对本揭露的态样有更佳的了解。需注意的是，根据业界的标准实务，各特征并未依比例绘示。事实上，为了使讨论更为清楚，各特征的尺寸都可任意地增加或减少。

图1是绘示根据本揭露的一些实施例的半导体结构的局部上视图；

图2A至图2L是分别地绘示根据本揭露的一些实施例的制造半导体结构的不同阶段的剖视图；

图3是绘示根据本揭露的一些实施例的半导体结构的剖视图。

具体实施方式

本揭露提供了许多不同的实施例或例子，用以实作此揭露的不同特征。为了简化本揭露，一些元件与布局的具体例子会在以下说明。当然，这些仅仅是例子而不是用以限制本揭露。例如，若在后续说明中提到了第一特征形成在第二特征上面，这可包括第一特征与第二特征是直接接触的实施例；这也可以包括第一特征与第二特征之间还形成其他特征的实施例，这使得第一特征与第二特征没有直接接触。此外，本揭露可能会在各种例子中重复图示符号及/或文字。此重复是为了简明与清晰的目的，但本身并不决定所讨论的各种实施例及/或设置之间的关系。

再者，在空间上相对的用语，例如底下、下面、较低、上面、较高等，是用来容易地解释在图示中一个元件或特征与另一个元件或特征之间的关系。这些空间上相对的用语除了涵盖在图示中所绘的方向，也涵盖了装置在使用或操作上不同的方向。这些装置也可被旋转(例如旋转90度或旋转至其他方向)，而在此所使用的空间上相对的描述同样也可以有相对应的解释。

在集成电路结构的制造期间，形成许多金属化层。每一金属化层与其他金属化层典型地被绝缘层所隔开。为了提供没有不连续或其他缺陷的上方金属化层，希望提供下层表面尽可能平坦或平面的金属化层。因此，为了后续要施加的金属化层做准备，以平坦化制程来将层的表面平滑化已成为惯例，上述平坦化制程例如为化学机械研磨(chemical-mechanical polishing，CMP)平坦化。