[发明专利]立体层叠式感性元件和晶圆芯片的集成器件及制法与应用

说明书

技术领域

本发明涉及一种半导体生产器件结构及其生产工艺，尤其涉及一种空间优化、立体层叠复合感性元件和晶圆芯片的新工艺及其相关器件结构。

背景技术

磁性或感应组件，如电感器和变压器通常用于半导体器件以及电子系统中。例如开关电源，开关稳压器、隔离的电源转换器、功率因数校正变换器，线性电压调节器，模拟集成电路，无线电频率变送器，MEMS等等。

当前，电感元器件通常是离散的组件。在上述应用系统设计中，它们都不得不通过印刷电路板或包装于一个装置的载体等方式与半导体器件相连接。其中装置的载体可以是金属框架的衬底或者孤立基板上的电路。而采用该些分立元件所占据的空间通常比较大。尤其在投影幅面、厚度和重量三方面比较突出。

上述分立元件的组构所形成的器件相对较高，不适合短小轻薄的应用需求，例如可穿戴设备、 平板电脑、 智能手机、 Ultrabook、 便携式医疗设备等。

上述分立元器件所构成的集成器件中，其中寄生电感能在一个较宽的频率范围内妨碍电子系统的频率响应。可以是兆赫兹至千兆赫兹的高频范围。

对于绕组类型的电感，当其电流的频率动态波动范围达几赫兹至 20 千赫兹时，它所生成的声学噪声为人类的耳朵所敏感感知。

离散电容器件由机械连接或将引入寄生电感的无线电频率，有时候甚至超出几百兆赫兹。从而导致减少了有效电容且其阻抗随频率变化会更高的弊端。

如图 1所示，离散的电感被焊接在载板或通过电路路由的印刷电路板上接入半导体器件。他们形成共同包装的集成器件，可以留在开放的框架或用环氧树脂封装。从上述的分析可见，图1所示的集成器件非但空间占空比较大，而且在器件的噪声、频响、有效电容等方面性能上不利于商业化应用，亟须对该集成器件的结构及工艺提出完善的改良方案，以满足各类商业应用的配置及性能要求。

发明内容

鉴于上述现有技术的不足，本发明的目的旨在提出一种立体层叠式感性元件和晶圆芯片的集成器件及其制法与应用，以期解决集成器件占空大且性能优越性差的问题。

上述解决本发明第一个目的的技术解决方案为：立体层叠式感性元件和晶圆芯片的集成器件，其特征在于：所述集成器件的感性元件由磁片材层及其幅面向两侧的若干层隔离层、若干层铜材层热压覆合构成，所述集成器件的晶圆芯片键合于感性元件幅面向的任一侧表面，并整体封装。

进一步地，所述感性元件的磁片材层为均匀混合的磁粉与隔离介质通过粘结剂树脂固化的单层片体，所述磁粉仅对应一种电磁频率响应特性。

进一步地，所述感性元件的磁片材层为均匀混合的磁粉与隔离介质通过粘结剂树脂固化的两层以上片体，各层磁粉所对应的电磁频率响应特性相异，且相邻两层之间设有隔离层。

进一步地，所述磁片材层直接开设有贯通厚度向的两个以上穿孔，各个穿孔内注设有铜材，所述铜材连通磁片材层两侧表面的铜材层，且各个穿孔内壁与铜材之间设有隔离层。

进一步地，所述磁片材层设为棒状片体且嵌装于隔离层座体预设成型的槽中，所述磁片材层的厚度与槽的深度相同，所述隔离层座体在磁片材层的外侧开设有贯通厚度向的两个以上穿孔，各个穿孔之间注设有铜材，所述铜材连通磁片材层两侧表面的铜材层。

更进一步地，所述铜材层为设于磁片材层表面隔离层之上的印刷布线图案，且铜材层覆盖连接对应侧所有穿孔中的铜材。

进一步地，所述磁片材层垂直于幅面向分设为两段以上，形成两个以上一体集成的感性元件。

进一步地，所述晶圆芯片为一个带复数针脚的芯片，且各个针脚键合在感性元件表层外引的铜垫之上。

进一步地，所述晶圆芯片为一个无针脚的芯片，且芯片的接点通过引线连接感性元件表面外引的铜垫之上。

进一步地，所述晶圆芯片为带复数针脚的芯片且芯片数量为两个以上，两个以上晶圆芯片的各个针脚对应键合在感性元件表层外引的铜垫之上。

进一步地，所述集成器件设有热复合帽，热复合帽覆盖于完成键合的感性元件和晶圆芯片并热压封装。

进一步地，所述集成器件在完成键合的感性元件和晶圆芯片外围填充有环氧树脂封装。

更进一步地，所述集成器件设有接脚或球格阵列，并引出自感性元件对应穿孔处的铜材层

上述解决本发明第二个目的的一种技术解决方案为：立体层叠式感性元件和晶圆芯片的集成器件的制法，其特征在于包括步骤：

S1、制作磁片材层，选用磁粉、磁片并均匀混入隔离介质，采用粘结剂树脂在预制模腔中固化成型为单层或两层以上的片体；