[发明专利]晶体管及其制造方法

说明书

一种晶体管及其制造方法，制造方法包括：提供衬底，所述衬底包括器件区域和电阻区域；在所述电阻区域的衬底上形成第一隔离结构；在所述器件区域的衬底上形成伪栅结构，在形成所述伪栅结构的过程中，在所述第一隔离结构上形成电阻结构；在所述伪栅结构两侧的衬底中形成源漏掺杂区；对所述电阻结构进行离子掺杂，以调整电阻结构阻值；进行退火工艺处理，以激活源漏掺杂区的离子和电阻结构中的离子；去除所述伪栅结构；在所述伪栅结构原位置处形成栅极结构。本发明提供的晶体管的制造方法降低了晶体管的制造成本。

技术领域

本发明涉及半导体领域，尤其涉及一种晶体管及其制造方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET器件的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了更好适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET的栅至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET器件比栅对沟道的控制能力更强，从而能够很好的抑制短沟道效应；且FinFET相对于其他器件，具有更好的现有集成电路制作技术的兼容性。

其中，在集成电路中会大量使用多晶硅电阻。目前一般通过对多晶硅电阻进行离子掺杂以改变所述多晶硅电阻的电阻率，所述掺杂离子可以是N型离子，也可以是P型离子。

但是，现有技术制造包含多晶硅电阻晶体管的制造成本较高。

发明内容

本发明解决的问题是提供一种晶体管及其制造方法，降低制造晶体管的制造成本。

为解决上述问题，本发明提供一种晶体管的制造方法，包括：提供衬底，所述衬底包括器件区域和电阻区域；在所述电阻区域的衬底上形成第一隔离结构；在所述器件区域的衬底上形成伪栅结构，在形成所述伪栅结构的过程中，在所述第一隔离结构上形成电阻结构；在所述伪栅结构两侧的衬底中形成源漏掺杂区；对所述电阻结构进行离子掺杂，以调整电阻结构阻值；进行退火工艺处理，以激活源漏掺杂区的离子和电阻结构中的离子；去除所述伪栅结构；在所述伪栅结构原位置处形成栅极结构。

可选的，所述对晶体管进行退火工艺处理的步骤包括：采用尖峰退火或激光退火方式进行退火工艺处理。

可选的，所述退火工艺为尖峰退火，所述退火工艺的温度为950-1100℃。

可选的，所述退火工艺为激光退火，所述退火工艺的温度为1200-1300℃。

可选的，所述对电阻结构进行离子掺杂的步骤包括：对所述电阻结构进行N型离子掺杂；或者，对所述电阻结构进行P型离子掺杂。

可选的，所述对电阻结构进行离子掺杂的步骤包括：采用离子注入的方式对所述电阻结构进行离子掺杂。

可选的，所述离子注入的离子源为BF2，离子注入的能量范围为2-100keV，剂量范围为1.0E13-1.0E16atm/cm2；或者，所述离子注入的离子源为B，离子注入的能量范围为2-100keV，剂量范围为1.0E13-1.0E16atm/cm2。