[发明专利]一种开关电容采样保持和放大电路

说明书

本发明提供一种开关电容采样保持和放大电路，包括第一采样开关网络、第二采样开关网络、第一斩波开关、第一级运算放大器、第二斩波开关、失配储存和消除模块、端脚一、端脚二和端脚三。实现了对现有采样保持和放大电路的改进，消除了输入失配电压、开关电荷注入产生的失配电压和低频闪烁噪声，提高了精度，同时又降低了成本。

技术领域

本发明涉及一种采样保持和放大电路，具体地说涉及一种开关电容采样保持和放大电路。

背景技术

采样保持和放大电路广泛运用在高速的模数转换器和开关电容滤波器中，但传统设计方法通常能实现的精度在10位左右，其中数字校正的方法通常被用来降低失配和实现精确的放大倍数。因为电容匹配能达到的信号分辨率在10位左右，所以以往的开关电容采样保持和放大电路基本无法运用到12位到14位的模数转换器，所采用的数字校正方法需要占用较大的芯片面积，同时增加了成本。而且以往的开关电容采样保持和放大电路经过数字的失配校正后，并不能减少温度漂移问题，也不能有效地消除闪烁噪声。

发明内容

本发明提供一种开关电容采样保持和放大电路，包括：

第一采样开关网络、第二采样开关网络、第一斩波开关、第一级运算放大器、第二斩波开关、失配储存和消除模块、端脚一、端脚二和端脚三；

第一采样开关网络连接输入端，第一采样开关网络与第二采样开关网络间设有第一级采样保持电容，第二采样开关网络输出至第一斩波开关，第一斩波开关输出至第一级运算放大器，第一级运算放大器输出至第二斩波开关，第二斩波开关输出至失配储存和消除模块。

端脚一、端脚二和端脚三是用于连接控制采样的时钟信号。

第一采样开关网络分别与端脚一、端脚二和端脚三连接；第二采样开关网络分别与端脚一、端脚二和端脚三连接；第一斩波开关分别与端脚二、端脚三连接；第二斩波开关分别与端脚二、端脚三连接；端脚一、端脚二、端脚三用于选取第一采样开关网络、第二采样开关网络的开关路径。

失配储存和消除模块包括第一平均开关网络、第二级采样保持电容、第二平均开关网络、第二级运算放大器；第二斩波开关输出至第一平均开关网络，第一平均开关网络与第二平均开关网络间设有第二级采样保持电容，第二平均开关网络输入至第二级运算放大器，第二级运算放大器输出放大后电压信号；第一平均开关网络分别与端脚二、端脚三连接；第二平均开关网络分别与端脚二、端脚三连接；端脚二、端脚三分别用于选取第一平均开关网络、第二平均开关网络的开关路径。

输入电压信号以差分输入方式连接输入端。

本发明技术方案实现的有益效果：

本发明实现了对现有采样保持和放大电路的改进：采用斩波开关可以消除第一级运算放大器的输入失配电压；失配储存和消除模块消除了开关电荷注入产生的失配电压和低频闪烁噪声；通过引进端脚三把第一级采样保持电容的失配体现在两次独立的输出电压上，然后利用第二级采样保持电容消掉第一级采样保持电容的失配，同时降低了温度漂移；不再使用寄存器组进行复杂的数字处理，节省了芯片面积，降低了成本。

附图说明

图1是现有的采样和保持放大电路的示意图；

图2是本发明一种开关电容采样保持和放大电路的示意图；

图3是本发明一种开关电容采样保持和放大电路前端部分采样阶段的原理图；

图4是本发明一种开关电容采样保持和放大电路前端部分的保持与放大第一阶段的原理图；

图5是本发明一种开关电容采样保持和放大电路前端部分的保持与放大第二阶段的原理图；

图6是本发明一种开关电容采样保持和放大电路的保持与放大第一阶段的原理图；