[发明专利]用于减少的接口和串联触头电阻的触头集成有效
| 申请号： | 201610927021.7 | 申请日： | 2016-10-31 |
| 公开（公告）号： | CN107068554B | 公开（公告）日： | 2021-07-06 |
| 发明（设计）人： | 保罗·雷蒙德·贝瑟;威廉·沃辛顿·小克鲁;桑杰·戈皮纳特 | 申请（专利权）人： | 朗姆研究公司 |
| 主分类号： | H01L21/285 | 分类号： | H01L21/285;H01L21/288;H01L21/336;H01L29/417 |
| 代理公司： | 上海胜康律师事务所 31263 | 代理人： | 樊英如;张静 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 用于 减少 接口 串联 电阻 集成 | ||
1.一种在衬底上形成触头的方法，所述方法包括：
(a0)在所述衬底上保形地沉积包含钛的衬垫层；
(a)在蚀刻所述衬底以形成两个或更多个触头孔之后，通过利用等离子体浸没离子注入将选自铂、铱和锇中的第一材料注入到第一半导体材料中以形成p型半导体；以及
(b)通过利用等离子体浸没离子注入将选自铒、镱、镝和钆中的第二材料注入到第二半导体材料中以形成n型半导体，
其中所述第一材料或所述第二材料通过所述衬垫层注入。
2.根据权利要求1所述的方法，其中所述第一材料和所述第二材料都通过所述衬垫层注入。
3.根据权利要求1所述的方法，其中所述衬垫层防止所述第一半导体材料、所述第一材料、所述第二半导体材料或所述第二材料被氧化。
4.根据权利要求1所述的方法，其中所述第一材料沉积到介于约1nm和约4nm之间的深度。
5.根据权利要求1所述的方法，其中所述第二材料沉积到介于约1nm和约4nm之间的深度。
6.根据权利要求1所述的方法，其中所述第一材料的掺杂浓度为约5×1014原子/cm2。
7.根据权利要求1所述的方法，其中所述第二材料的掺杂浓度为约5×1014原子/cm2。
8.根据权利要求1-7中任一项所述的方法，其中所述第二半导体材料选自硅和硅锗。
9.根据权利要求1-7中任一项所述的方法，其中所述第一半导体材料选自硅、碳化硅和磷化硅碳。
10.根据权利要求1-7中任一项所述的方法，还包括(c)在形成所述n型半导体和所述p型半导体之后，用金属填充所述两个或更多个触头孔。
11.根据权利要求10所述的方法，其中用所述金属填充所述两个或更多个触头孔包括沉积无氟钨。
12.根据权利要求11所述的方法，其中所述无氟钨通过将所述衬底暴露于金属有机含钨前体和还原剂来沉积。
13.根据权利要求11所述的方法，其中所述无氟钨通过将所述衬底暴露于含氯含钨前体和还原剂来沉积。
14.根据权利要求10所述的方法，还包括：
(d)在执行(a)和(b)之间通过化学气相沉积来沉积第一氮化硅层；
(e)在执行(b)之后通过化学气相沉积来沉积第二氮化硅层；以及
(f)在执行(c)之前打开所述第一氮化硅层和所述第二氮化硅层。
15.根据权利要求10所述的方法，其中用所述金属填充所述两个或更多个触头孔包括电镀铜到所述衬底上。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于朗姆研究公司，未经朗姆研究公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201610927021.7/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
