[发明专利]闪存器件及其制造方法

说明书

本发明公开了一种闪存器件及其制造方法，涉及半导体技术领域。该闪存器件可以包括：衬底；在该衬底的一部分上的电极层，该电极层为功函数调节层或金属硅化物层；以及存储单元，该存储单元包括：在电极层上的沟道结构，该沟道结构从内到外依次包括：与电极层接触的沟道层、包绕在该沟道层表面上的隧穿绝缘物层、包绕在该隧穿绝缘物层表面上的电荷捕获层、以及包绕在该电荷捕获层表面上的阻挡层；以及沿着沟道结构的轴向排列的包绕沟道结构的多个栅极结构。本发明的闪存器件可以形成在电介质层上，从而可以与后段制程相兼容。

技术领域

本发明涉及半导体技术领域，特别涉及一种闪存器件及其制造方法。

背景技术

目前，三维NAND闪存器件逐渐发展起来。例如，已经出现了基于TCAT(TerabitCell Array Transistor，太比特单元阵列晶体管)技术制造的三维NAND闪存器件。这种三维NAND器件具有多个成串连接的非易失性的晶体管。这些晶体管中，处在顶部的晶体管(称为顶部晶体管)用作串选择晶体管(string select，简称为SSL))，处在底部的晶体管(称为底部晶体管)用作共同源极选择晶体管(common source select，简称CSL)，另外，GSL(gateselect-line，栅极选择线)可以打开该底部晶体管，该底部晶体管包括竖直沟道的一部分和在衬底上的水平沟道部分。顶部和底部选择晶体管与其他单元晶体管同时形成。

传统的三维NAND闪存器件(例如TACT结构)在逻辑模块的后段制程(Back End OfLine，简称为BEOL)之前被制造。在制造过程中，需要在硅衬底中进行掺杂以形成用于底部晶体管的源极或漏极。因此，传统的三维NAND闪存器件需要直接建立在硅衬底上。但是BEOL一般没有硅衬底，其通常是电介质层(例如金属层间电介质层)，因此，传统的三维NAND闪存器件很难形成在BEOL中，即传统的三维NAND闪存器件与BEOL很难兼容。

发明内容

本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。

根据本发明的第一方面，提供了一种闪存器件，包括：衬底；在所述衬底的一部分上的电极层，所述电极层为功函数调节层或金属硅化物层；以及存储单元，所述存储单元包括：在所述电极层上的沟道结构，所述沟道结构从内到外依次包括：与所述电极层接触的沟道层、包绕在所述沟道层表面上的隧穿绝缘物层、包绕在所述隧穿绝缘物层表面上的电荷捕获层、以及包绕在所述电荷捕获层表面上的阻挡层；以及沿着所述沟道结构的轴向排列的包绕所述沟道结构的多个栅极结构。

在一个实施例中，所述沟道层的材料包括N型多晶硅，所述功函数调节层的材料包括碳化钛或钛铝合金；或者，所述沟道层的材料包括P型多晶硅，所述功函数调节层的材料包括氮化钛。

在一个实施例中，所述金属硅化物层的材料包括镍硅化合物。

在一个实施例中，在所述电极层为金属硅化物层的情况下，所述沟道层中与所述电极层邻接的一部分为经过金属诱导横向结晶MILC处理后的多晶硅部分，其中该多晶硅部分被所述多个栅极结构中处在最底部的栅极结构所包绕。

在一个实施例中，所述衬底包括：硅衬底或者电介质层；所述隧穿绝缘物层的材料包括硅的氧化物；所述电荷捕获层的材料包括硅的氮化物；所述阻挡层的材料包括硅的氧化物。

在一个实施例中，所述电极层嵌在所述衬底中，所述电极层的上表面与所述衬底的上表面基本齐平。

在一个实施例中，所述沟道结构还包括：被所述沟道层包绕的沟道芯部。

在一个实施例中，所述存储单元还包括：位于相邻的栅极结构之间的间隔绝缘物层。

在一个实施例中，所述闪存器件包括相互分隔开的多个所述存储单元；所述闪存器件还包括：位于相邻的存储单元之间的与所述电极层连接的金属连接件和将所述金属连接件与所述栅极结构隔离开的侧壁间隔物层。