[发明专利]FINFET器件改进的金属栅极工艺、半导体器件及其制造方法

说明书

一种制造半导体器件的方法，提供了衬底。伪栅极形成在衬底上。第一介电层形成为在衬底上从外围环绕伪栅极。第二介电层形成为在衬底上从外围环绕第一介电层。第一介电层和第二介电层由不同的材料形成。对第一介电层执行注入操作，以在第一介电层中形成第一掺杂部分。去除伪栅极，以在所述第一介电层中形成孔。去除伪栅极的操作还包括去除第一掺杂部分的一部分，以形成具有底部径向开口区域和大于底部径向开口区域的顶部径向开口区域的孔。在孔中形成金属栅极。本发明还提供了FINFET器件改进的金属栅极工艺、半导体器件及其制造方法。

技术领域

本发明的实施例一般地涉及半导体技术领域，更具体地，涉及一种半导体器件及其制造方法。

背景技术

半导体集成电路(IC)产业经历了快速增长。在IC演化过程中，功能密度(定义为单位芯片面积的互连器件的数量)通常会增大，而几何尺寸(即，使用制造工艺可以生产的最小组件(或线))减小。按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。但是这种按比例缩小增加了处理和制造IC的复杂性。为了实现这些进步，需要IC制造中的类似的发展。

例如，随着半导体IC工业在追求更高的器件密度、更高的性能和更低的成本的过程中前进到纳米技术工艺节点，来自制造和设计的挑战已经引起了诸如鳍式场效应晶体管(FinFET)的三维(3D)器件的发展。然而，传统的FinFET器件和制造FinFET器件的方法不是在每个方面都完全符合要求。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种用于制造半导体器件的方法，所述方法包括：提供衬底；在所述衬底上形成伪栅极；形成第一介电层，以在所述衬底上方从外围环绕所述伪栅极；形成第二介电层，以在所述衬底上方从外围环绕所述第一介电层，其中，所述第二介电层和所述第一介电层由不同的材料形成；对所述第一介电层执行注入操作，以在所述第一介电层中形成第一掺杂部分；去除所述伪栅极，以在所述第一介电层中形成孔，其中，去除所述伪栅极的操作包括去除所述第一掺杂部分的一部分，以形成具有底部径向开口区域和大于底部径向开口区域的顶部径向开口区域的所述孔；以及在所述孔中形成金属栅极。

根据本发明的另一方面，提供了一种用于制造半导体器件的方法，所述方法包括：提供衬底；在所述衬底上形成至少一个鳍结构；在所述衬底上的所述至少一个鳍结构的一部分上形成伪栅极；形成第一介电层，以在所述衬底上从外围环绕所述伪栅极；形成第二介电层，以在所述衬底上从外围环绕所述第一介电层，其中，所述第二介电层和所述第一介电层由不同的材料形成；对所述第一介电层执行注入操作，以在所述第一介电层中形成掺杂部分；去除所述伪栅极，以在所述第一介电层中形成孔，其中，去除所述伪栅的操作还去除所述掺杂部分的一部分；以及在所述孔中形成金属栅极，其中，在形成所述金属栅极之后，所述孔具有第一临界尺寸和大于所述第一临界尺寸的第二临界尺寸，其中，在所述至少一个鳍结构的顶部的高度处测量所述第一临界尺寸，并且在所述孔的顶部的高度处测量所述第二临界尺寸。

根据本发明的又一方面提供了一种半导体器件，包括：衬底；至少一个鳍结构，位于所述衬底上；金属栅极，位于所述衬底上的所述至少一个鳍结构的一部分上，其中，所述金属栅极具有第一临界尺寸和大于所述第一临界尺寸的第二临界尺寸，其中，在第一高度处测量所述第一临界尺寸，并且在高于所述第一高度的第二高度处测量所述第二临界尺寸；第一介电层，在所述衬底上方从外围环绕所述金属栅极，其中，所述第一介电层包括掺杂部分；以及第二介电层，在所述衬底上方从外围环绕所述第一介电层，其中，所述第二介电层和所述第一介电层由不同的材料形成。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚地讨论，各个部件的尺寸可以任意地增加或减少。

图1是根据各个实施例的半导体器件的示意性正视图。