[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，其中方法包括：提供基底，部分基底上有栅极结构膜；形成第一侧墙和掩膜侧墙，第一侧墙分别覆盖栅极结构膜两侧侧壁，第一侧墙的顶部表面高于栅极结构膜的顶部表面，掩膜侧墙位于部分栅极结构膜上，掩膜侧墙与高于栅极结构膜顶部表面的第一侧墙侧壁接触；以第一侧墙和掩膜侧墙为掩膜刻蚀栅极结构膜，形成具有相对的第一侧和第二侧的栅极结构，第一侧墙位于栅极结构第一侧；在栅极结构第一侧和第二侧分别形成第二侧墙，栅极结构第一侧的第二侧墙在第一侧墙侧壁表面，栅极结构第二侧的第二侧墙在栅极结构和掩膜侧墙的侧壁表面；之后在栅极结构第一侧和第二侧的基底中分别对应形成漏区和源区。所述方法使工艺难度降低。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，位于栅极结构一侧半导体衬底内的源区和位于栅极结构另一侧半导体衬底内的漏区。

随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构一侧的鳍部内的源区和位于栅极结构另一侧的鳍部内的漏区。

随着特征尺寸的进一步降低，尤其是在20nm节点以下，无论是平面式的MOS晶体管还是鳍式场效应晶体管构成的半导体器件的短沟道效应均明显。另一方面，为了降低功耗，需要较大程度的减小驱动电压。

为此，提出了一种具有不对称侧墙(symmetric drain spacer extension)的半导体器件，半导体器件中栅极结构一侧侧壁的侧墙厚度小于另一侧侧壁的侧墙厚度。且厚度较厚的侧墙定义出栅极结构中心和漏区中心之间的距离，厚度较薄的侧墙定义出栅极结构中心和源区中心之间的距离。

由于厚度较厚的侧墙定义出栅极结构中心和漏区中心之间的距离，因此漏区被栅极结构遮盖的区域在垂直于栅极结构侧壁方向上的尺寸较小，因此漏区被栅极结构遮盖的区域的电阻较大。而漏区的电阻主要由漏区被栅极结构遮盖的区域的电阻决定，因此漏区的电阻较大。因而使得半导体器件的漏电流减小。另一方面，由于厚度较薄的侧墙定义出栅极结构中心和漏区中心之间的距离，使得栅极结构中心和漏区中心之间的距离较小，使得有效沟道长度不至于过长，因此能够较大程度的减小驱动电压。

然而，形成所述具有不对称侧墙(symmetric drain spacer extension)的半导体器件的工艺难度较大。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，以降低工艺难度。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，部分基底上具有栅极结构膜；形成第一侧墙和掩膜侧墙，第一侧墙分别覆盖栅极结构膜两侧侧壁，第一侧墙的顶部表面高于栅极结构膜的顶部表面，掩膜侧墙位于部分栅极结构膜上，且掩膜侧墙与高于栅极结构膜顶部表面的第一侧墙侧壁接触；以第一侧墙和掩膜侧墙为掩膜刻蚀栅极结构膜，形成栅极结构，所述栅极结构具有相对的第一侧和第二侧，第一侧墙位于栅极结构第一侧；在所述栅极结构的第一侧和第二侧分别形成第二侧墙，栅极结构第一侧的第二侧墙位于第一侧墙侧壁表面，栅极结构第二侧的第二侧墙位于栅极结构和掩膜侧墙的侧壁表面；形成第二侧墙后，在所述栅极结构第一侧的基底中形成漏区，在所述栅极结构第二侧的基底中形成源区。