[发明专利]用于不规则代码的高效LDPC编码器

说明书

一种用于不规则代码的高效LDPC编码器。本发明公开一种存储器系统，其中第一存储器位置存储奇偶校验矩阵H的部分A、C、E和B的循环内容。第二存储器位置存储部分A、C、E和B的循环列计数。第三存储器位置存储等于(ET^‑1B+D)^‑1的密集矩阵，其中T为单位矩阵并且D和T也为奇偶校验矩阵H的部分。响应于接收的信息数据生成第一和第二奇偶校验信息。生成第一和第二奇偶信息包括访问奇偶校验矩阵H的部分A、C、E和B的循环内容并且访问部分A、C、E和B的循环列计数。

相关申请的交叉引用

本申请要求于2015年10月13日提交的申请号为62/240,964的美国临时专利申请的优先权，其全部公开通过引用并入本文。

背景技术

非易失性存储器装置诸如固态驱动器(SSD)正在寻找在消费性电子产品中的新应用。例如，它们正在替代通常包括快速旋转的磁盘(圆形磁盘片)的硬盘驱动器(HDD)。非易失性存储器，其有时被称作“闪速存储器”(例如，NAND和NOR闪存装置)，被用在介质存储、摄像机、移动电话、移动计算机、便携式计算机、USB闪存驱动器等中。当断电时，非易失性存储器提供存储数据的相对可靠、小型化、性价比高并且易于访问的方法。

在诸如NAND闪速存储器系统的存储器系统中使用错误校正码(ECC)以确保被存储于存储器系统中的数据的数据完整性。ECC对于延伸NAND(非-AND)闪速存储器系统的生命周期已经变得日益重要。低密度奇偶校验(LDPC)码已经被用于改善NAND闪速存储器的可靠性。传统编码器使用的LDPC码是规则的LDPC码而不是不规则的LDPC码。

发明内容

本发明的实施例涉及一种存储器系统。

根据本发明的实施例，一种存储器系统，其包括：存储器位置的阵列；以及编码器，其包括：第一编码器存储器位置，其存储A、C、E和B的循环内容，其中A、C、E和B为奇偶校验矩阵H的部分；第二编码器存储器位置，其存储A、C、E和B的循环列计数；以及第三编码器存储器位置，其存储密集矩阵，其中密集矩阵等于(ET^-1B+D)^-1，其中T为单位矩阵并且D和T也为奇偶校验矩阵H的部分，其中编码器被配置为接收信息数据u^t，并且被配置为：通过将信息数据乘以(E*A+C)而生成第一乘积，其中生成第一乘积包括访问第一和第二编码器存储器位置；通过将密集矩阵乘以第一乘积而生成第一奇偶校验信息P₁^t；并且生成第二奇偶校验信息P₂^t，其中第二奇偶校验信息等于(A*u^t+B*P₁^t)。

根据本发明的实施例，一种存储器系统的编码器的使用方法，其包括：接收信息数据u^t；将信息数据乘以(E*A+C)，其中E、A和C是奇偶校验矩阵H的部分，其中将信息数据乘以(E*A+C)包括：访问存储A、C和E的循环内容的第一存储器位置；并且访问存储A、C和E的循环列计数的第二存储器位置；将信息数据乘以(E*A+C)的第一乘积存储在第一缓冲器中；访问存储密集矩阵的第三存储器位置，其中密集矩阵等于(ET^-1B+D)^-1，其中T为单位矩阵并且D和T也为奇偶校验矩阵H的部分；通过将密集矩阵乘以第一乘积生成第一奇偶校验信息P₁^t；以及生成第二奇偶校验信息P₂^t，其中第二奇偶校验信息等于(A*u^t+B*P₁^t)，生成第二奇偶校验信息包括：访问存储B的循环内容的第一存储器位置，其中B为奇偶校验矩阵H的部分；并且访问存储B的循环列计数的第二存储器位置。

附图说明

将参照附图描述根据本公开的各个实施例，在附图中：