[发明专利]一种夹层绕法电感

说明书

本申请提供了一种夹层绕法电感，包括：第一绕组，第二绕组以及第三绕组，所述第一绕组与所述第二绕组串联；所述第三绕组与所述第一绕组并联；所述第一绕组，所述第二绕组以及所述第三绕组采用夹层绕法进行绕制。通过使用夹层绕法绕制上述电感，本申请提供的夹层绕法电感，可有效提升电感器的耦合性，降低漏感，改善绕组过热现象，提升buck‑boost电路，buck电路以及boost电路的电路效率。

技术领域

本发明涉及电感器领域，具体涉及一种夹层绕法电感。

背景技术

电感器是buck-boost(升降压型)电路，buck(降压型)电路以及boost(升压型)电路中最为关键的元器件之一。在现有技术中，常用的电感结构为两个独立绕组串联相接，其中一个绕组作为输出绕组，图1是典型buck-boost电路中双绕组串联结构电感器应用情形，其中，IN﹢和IN﹣为电路输入端，C1为输入端滤波电容，M1为MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)，L1-a和L1-b两个绕组串联相接，共同组成电感器，绕组L1-a作为输出绕组对电路输出端负载进行供电，D1为二极管，C2为输出端电容，OUT﹢和OUT﹣为电路输出端。图2和图3为图1中L1-a和L1-b两个绕组的两种剖面结构示意图，其中，图2中使用线径较小的导线绕制绕组L1-a，图3中使用线径较大的导线绕制绕组L1-b，以满足输出绕组的不同载流能力需求。

在buck-boost电路，buck电路以及boost电路中使用上述的电感时，存在因耦合不良而造成漏感较大的问题，并导致MOSFET所承受的电压峰值较高，以及绕组在工作过程中的过热等现象，降低了电路的效率以及元器件寿命。

发明内容

本发明的目的，是提供一种夹层绕法电感，以提高电感耦合性降低漏感，改善绕组过热现象，提高电路效率。

为实现以上目的，本发明提供了一种夹层绕法电感，包括：

第一绕组，第二绕组以及第三绕组，其中，第一绕组与第二绕组串联；第三绕组与第一绕组并联；第一绕组，第二绕组以及第三绕组采用夹层绕法进行绕制。

作为一种可选方案，夹层绕法包括：一个或多个用作输出的绕组绕制于一个或多个用作非输出的绕组之间；或者，一个或多个用作非输出的绕组绕制于一个或多个用作输出的绕组之间。

作为一种可选方案，第一绕组与第三绕组共同作为输出绕组，或者第二绕组作为输出绕组。

作为一种可选方案，夹层绕法电感还包括：与第一绕组以及第二绕组串联的第四绕组。

作为一种可选方案，夹层绕法电感还包括：与第一绕组以及第二绕组串联的多个绕组。

作为一种可选方案，夹层绕法电感还包括：一个或多个绕组，用于并联第四绕组或与第一绕组以及第二绕组串联的多个绕组。

作为一种可选方案，夹层绕法电感还包括：与第三绕组并联的一个或多个绕组。

作为一种可选方案，第一绕组和第二绕组使用同一根导线进行绕制。

作为一种可选方案，第一绕组和第三绕组具有相同的匝数。

作为一种可选方案，夹层绕法电感用于buck-boost升降压型电路，buck降压型电路或者boost升压型电路。

本发明的优点在于：