[发明专利]通过变更时脉延迟以防止旁通道攻击的系统及其方法

权利要求书

1.一种通过变更时脉延迟以防止旁通道攻击的系统，其特征在于，所述系统包括：

逻辑电路，用以执行基于多个输入的特定运算的多个实例；以及

延迟回路，用以在所述多个实例中对所述多个输入施加各自的延迟，而在所述多个实例中改变所述逻辑电路的功耗轮廓，其中这些延迟的至少一部分彼此独立改变；以及

多个触发器，所述多个输入的每一者来自所述多个触发器的其中之一，其中

所述延迟回路包括多个延迟电路，所述多个延迟电路的每一者被用以施加这些延迟中的其中之一至所述多个输入中的其中之一，并通过这些延迟中的其中之一以产生被延迟时脉信号，其中，每一延迟电路施加的延迟的至少一部分彼此独立改变，其中，各所述延迟电路包括两个延迟元件以及多工器，所述多工器仅接收所述被延迟时脉信号，所述多个延迟电路的每一者的所述多工器启动所述两个延迟元件其中之一以使时脉信号被延迟了两个延迟时间区间其中之一以产生所述被延迟时脉信号，以及

传递所述被延迟时脉信号至所述多个触发器中的其中之一。

2.根据权利要求1所述的通过变更时脉延迟以防止旁通道攻击的系统，其特征在于，所述延迟回路通过在所述多个实例中，使被所述逻辑电路运算的中间输出值改变，而在所述多个实例中改变所述逻辑电路的所述功耗轮廓。

3.根据权利要求1所述的通过变更时脉延迟以防止旁通道攻击的系统，其特征在于，所述延迟回路用以通过在所述多个实例中造成所述逻辑电路所执行多个运算的各自时序的改变，而在所述多个实例中改变所述逻辑电路的所述功耗轮廓。

4.根据权利要求1所述的通过变更时脉延迟以防止旁通道攻击的系统，其特征在于，所述系统还包括一个或多个其他逻辑电路并串接于所述逻辑电路，其中所述一个或多个其他逻辑电路具有相应的传播延迟，所述延迟回路被用以施加相应的这些延迟至所述多个输入，以于所述多个实例的任何一者中，所述逻辑电路的总传播延迟不超过所述其他逻辑电路的相应传播延迟的最大值。

5.一种通过变更时脉延迟以防止旁通道攻击的方法，其特征在于，所述方法包括：

使用逻辑电路，执行基于多个输入的特定运算的多个实例；以及

通过在所述多个实例中对所述多个输入施加各自的延迟，以在所述多个实例中改变所述逻辑电路的功耗轮廓，其中这些延迟的至少部分独立改变，其中所述多个输入的每一者来自多个触发器的其中之一，且对所述多个输入施加各自的延迟包括：

传递时脉信号至多个延迟电路，

利用所述多个延迟电路延迟所述时脉信号以产生多个被延迟时脉信号，其中，每一延迟电路施加的延迟的至少一部分彼此独立改变，其中，各所述延迟电路包括两个延迟元件以及多工器，所述多工器仅接收所述被延迟时脉信号，所述多个延迟电路的每一者的所述多工器启动两个延迟元件其中之一以使时脉信号被延迟了两个延迟时间区间其中之一以产生所述被延迟时脉信号，以及

对所述多个触发器的每一者传递所述多个被延迟时脉信号中的其中之一。

6.根据权利要求5所述的通过变更时脉延迟以防止旁通道攻击的方法，其特征在于，这些延迟的每一者彼此独立改变。

7.根据权利要求5所述的通过变更时脉延迟以防止旁通道攻击的方法，其特征在于，在对所述多个输入施加各自的延迟以改变所述多个实例中的所述逻辑电路的所述功耗轮廓的步骤中，还包括：通过在所述多个实例中，使被所述逻辑电路运算的中间输出值改变。

8.根据权利要求5所述的通过变更时脉延迟以防止旁通道攻击的方法，其特征在于，在对所述多个输入施加各自的延迟以改变所述多个实例中的所述逻辑电路的所述功耗轮廓的步骤中，还包括：通过在所述多个实例中造成所述逻辑电路所执行多个运算的各自时序的改变。

9.根据权利要求5所述的通过变更时脉延迟以防止旁通道攻击的方法，其特征在于，对所述多个延迟电路的每一个延迟电路延迟所述时脉信号包括：

产生随机延迟位，以及

使用所述延迟电路，以与所述随机延迟位相应的时间区间延迟所述时脉信号。

10.根据权利要求5所述的通过变更时脉延迟以防止旁通道攻击的方法，其特征在于，所述逻辑电路被串接至一个或多个其他逻辑电路，且其中所述一个或多个其他逻辑电路具有相应的传播延迟，施加这些延迟至所述多个输入的步骤包括:

施加这些延迟至所述多个输入以使在所述多个实例的任何一者中的所述逻辑电路的总传播延迟不超过所述其他逻辑电路的相应传播延迟的最大值。