[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，所述半导体器件包括：

多层源极层，所述多层源极层包括下源极层、层间源极层和上源极层；

导电图案和层间绝缘层，所述导电图案和所述层间绝缘层交替地布置在所述多层源极层上；以及

沟道柱，所述沟道柱穿透所述导电图案、所述层间绝缘层、所述上源极层以及所述层间源极层，所述沟道柱延伸到所述下源极层，所述沟道柱与所述层间源极层接触，

其中，所述沟道柱包括：第一掺杂区，所述第一掺杂区包括第一掺杂剂并与所述层间源极层交叠，以及第二掺杂区，所述第二掺杂区包括第二掺杂剂，并且与所述导电图案中的从最低层开始的至少一层交叠。

2.根据权利要求1所述的半导体器件，其中，所述第一掺杂剂是N型，而所述第二掺杂剂是P型。

3.根据权利要求1所述的半导体器件，其中，所述层间源极层包括：下部区域，所述下部区域包括所述第一掺杂剂；以及上部区域，所述上部区域包括所述第二掺杂剂。

4.根据权利要求1所述的半导体器件，其中，所述下源极层包括所述第一掺杂剂，而所述上源极层包括所述第二掺杂剂。

5.根据权利要求1所述的半导体器件，其中，所述沟道柱还包括布置在所述第二掺杂区上面的存储单元沟道区，并且所述第二掺杂区的阈值电压高于所述存储单元沟道区的阈值电压。

6.一种半导体器件，所述半导体器件包括：

多层源极层，所述多层源极层包括下源极层、层间源极层和上源极层的堆叠结构；

导电图案和层间绝缘层，所述导电图案和所述层间绝缘层交替地布置于所述多层源极层上；以及

沟道柱，所述沟道柱穿透所述导电图案、所述层间绝缘层、所述上源极层以及所述层间源极层，所述沟道柱延伸到所述下源极层，所述沟道柱与所述层间源极层接触，

其中，所述沟道柱包括：掺杂区，所述掺杂区与所述层间源极层和所述导电图案中从最低层开始的至少一层交叠；以及存储单元沟道区，所述存储单元沟道区布置于所述掺杂区上，并且具有比所述掺杂区的阈值电压更低的阈值电压。

7.根据权利要求6所述的半导体器件，其中，所述掺杂区包括P型掺杂剂。

8.根据权利要求7所述的半导体器件，其中，所述层间源极层包括所述P型掺杂剂，而所述下源极层和所述上源极层包括N型掺杂剂。

9.根据权利要求7所述的半导体器件，其中，所述下源极层、所述层间源极层和所述上源极层中的至少一个包括N型掺杂剂。