[发明专利]频率缩放方法、电路及相关联全数字锁相环路

说明书

技术领域

本发明涉及频率缩放方法、电路及相关联全数字锁相环路。

背景技术

在调制解调器数字无线电设计中，RF频率合成器是用于无线电信号的上变频及下变频两者的关键块。传统上，其已基于电荷泵PLL，所述电荷泵PLL并不容易地适合于经缩放CMOS整合且遭受由相关相位检测方法产生的高电平的参考杂散。已针对RF无线应用提出并论证使用刻意避免任何模拟调谐控制的数控振荡器(DCO)。此允许以完全数字方式将环路控制电路实施为数字同步相位域全数字PLL(ADPLL)。

发明内容

本发明提供一种用于将全数字锁相环路ADPLL的输出频率从第一频率改变到不同于该第一频率的第二频率的频率缩放方法，该方法包括：停止将第一振荡器调谐字OTW馈送到该ADPLL的数控振荡器DCO，其中该第一OTW是基于相对于该第一频率获得的相位检测结果而产生；将第二OTW馈送到该DCO以将该输出频率从该第一频率改变到该第二频率；及根据该第二频率执行零相位重启ZPR操作以产生该相位检测结果。

本发明提供的频率缩放操作大大减少了现有技术频率缩放方法的处理循环。

附图说明

当与附图一起阅读时，依据以下详细说明最佳地理解本揭露的各方面。应注意，根据本行业中的标准实践，各种构件未按比例绘制。事实上，为论述的清晰起见，可任意地增加或减小各种构件的尺寸。

图1是图解说明根据本揭露的实施例的并入有频率缩放机制的ADPLL的示意图；

图2是图解说明根据本揭露的实施例的频率缩放电路的示意图；

图3是图解说明根据本揭露的实施例的控制脉冲产生器的示意图；

图4是图解说明根据本揭露的实施例的振荡器调谐字(OTW)注入器的示意图；

图5是图解说明与频率缩放电路相关的信号的逻辑电平的时序图；及

图6是图解说明根据本揭露的实施例的频率缩放操作的流程图。

具体实施方式

以下揭露提供用于实施本揭露的不同构件的许多不同实施例或实例。下文描述组件及布置的特定实例以简化本揭露。当然，这些组件及布置仅是实例且不打算为限制的。举例来说，以下说明中的在第二构件上方或在第二构件上形成第一构件可包含其中以直接接触方式形成第一及第二构件的实施例，且还可包含其中可在第一与第二构件之间形成额外构件使得第一与第二构件可不直接接触的实施例。另外，本揭露可在各种实例中重复参考编号及/或字母。此重复是出于简化及清晰的目的且自身不叙述所论述的各种实施例及/或配置之间的关系。

此外，本文中可为了容易说明而使用空间相对术语(例如“下面”、“下方”、“下部”、“上面”、“上部”等等)来描述一个元件或构件与另一(些)元件或构件的关系，如图中所图解说明。所述空间相对术语打算除图中所描绘的定向以外还涵盖装置在使用或操作中的不同定向。设备还可以其它方式定向(旋转90度或处于其它定向)且可相应地同样解释本文中所使用的空间相对描述语。

尽管陈述本揭露的广泛范围的数值范围及参数为近似值，但尽可能精确地报告在特定实例中陈述的数值。然而，任一数值固有地含有必然由相应测试测量中存在的标准偏差所引起的特定误差。并且，如本文中所使用，术语“约”通常意指在给定值或范围的10％、5％、1％或0.5％内。或者，术语“约”意指在由所属领域的技术人员考虑时在平均值的可接受标准误差内。除了在操作/工作实例中或除非另外明确规定，否则本文中所揭示的所有数值范围、量、值及百分比(例如用于材料的数量、持续时间、温度、操作条件、量比率等等的那些数值范围、量、值及百分比)应理解为通过术语“约”在所有实例中修改。因此，除非指示为相反，否则本揭露及所附权利要求书中所陈述的数值参数为可视需要变化的近似值。起码，至少应根据所报告有效数字位数并通过采用普通舍入技术来解释每一数值参数。范围可在本文中表达为从一个端点到另一端点或在两个端点之间。除非另有规定，否则本文中所揭示的所有范围均包含端点。

频率缩放通常采用于各种系统(例如物联网(IoT)装置或串行化器-解串行化器(SerDes))中以用于不同应用。所述应用中的一者与功率管理相关联。嵌入有频率缩放的功能的装置可通过配置其中的频率合成器而将其操作频率从高频率切换到低频率或反之亦然。在IoT功率管理应用中，IoT装置需要被在所规定有限时间周期内从功率节约模式或睡眠模式激活到正常模式以便减少等待时间且改进用户体验。事实上，其它应用也出于类似原因而要求快速频率缩放反应。