[发明专利]电源管理电路及其实现方法

权利要求书

1.一种电源管理电路，其特征在于，所述电源管理电路包括：振荡器电路、电荷泵电路和负反馈电路；所述振荡器电路与所述电荷泵电路相连，所述负反馈电路分别与所述振荡器电路、所述电荷泵电路相连；

所述振荡器电路，用于根据输入电压生成2个相反的时钟信号给所述电荷泵电路；

所述电荷泵电路，用于根据所述振荡器电路生成的2个相反的时钟信号对所述输入电压进行升压并输出；

所述负反馈电路，用于对所述电荷泵电路的输出电压进行稳压并输出反馈信号，所述反馈信号用于控制所述振荡器电路工作；

其中，所述负反馈电路为零温度系数负反馈电路，所述零温度系数负反馈电路包括：第一电阻(R₆)，第二电阻(R₇)，第三电阻(R₁)，第四电阻(R₂)，第五电阻(R₃)、第六电阻(R₄)、第七电阻(R₅)和第八电阻(R₈)；还包括第一MOS管(M_P1)、第二MOS管(M_N1)、第三MOS管(M_N2)、第四MOS管(M_N3)、第五MOS管(M_P9)、第六MOS管(M_P2)、第七MOS管(M_P6)、第八MOS管(M_P7)、第九MOS管(M_P8)、第十MOS管(M_N8)、第十一MOS管(M_N9)、第十二MOS管(M_P3)、第十三MOS管(M_P4)、第十四MOS管(M_P5)、第十五MOS管(M_N4)、第十六MOS管(M_N5)、第十七MOS管(M_N6)、第十八MOS管(M_N7)；还包括第一三极管(Q₁)和第二三极管(Q₂)；

所述第一电阻(R₆)的一端接V_CC，另一端接所述第三MOS管(M_N2)的漏端和第二MOS管(M_N1)的栅端；

所述第二电阻(R₇)的一端接所述第三MOS管(M_N2)的栅端和所述第四MOS管(M_N3)的栅端以及第二MOS管(M_N1)的源端，另一端接GND；

所述第三电阻(R₁)的一端接所述第六MOS管(M_P2)的漏端和所述第四电阻(R₂)的一端，另一端接所述第二三极管(Q2)的发射极；

所述第四电阻(R₂)的一端接所述第六MOS管(M_P2)的漏端和所述第三电阻(R₁)的一端，另一端接所述第五电阻(R₃)的一端；

所述第五电阻(R₃)的一端接所述第四电阻(R₂)的另一端，另一端接GND；

所述第六电阻(R₄)的一端接所述第五MOS管(M_P9)的漏端和所述第一三极管(Q₁)的发射极，另一端接所述第七电阻(R₅)的一端；

所述第七电阻(R₅)的一端接所述第六电阻(R₄)的一端，另一端接GND；

所述第八电阻(R₈)的一端接所述第十四MOS管(M_P5)的漏端和栅端，另一端接GND；

所述第一MOS管(M_P1)的栅端接漏端和所述第四MOS管(M_N3)的漏端以及所述第二MOS管(M_N1)的漏端，源端接V_CC，漏端接栅端和所述第四MOS管(M_N3)的漏端以及所述第二MOS管(M_N1)的漏端；

所述第二MOS管(M_N1)的栅端接所述第三MOS管(M_N2)的漏端和所述第一电阻(R₆)的一端，源端接所述第三MOS管(M_N2)的栅端和第四MOS管(M_N3)的栅端以及所述第二电阻(R₇)的一端，漏端接所述第一MOS管(M_P1)的栅端和漏端以及所述第四MOS管(M_N3)的漏端；

所述第三MOS管(M_N2)的栅端接所述第二MOS管(M_N1)的源端和第四MOS管(M_N3)的栅端以及所述第二电阻(R₇)的一端，源端接GND，漏端接所述第一电阻(R₆)的另一端和所述第二MOS管(M_N1)的栅端；

所述第四MOS管(M_N3)的栅端接所述第二MOS管(M_N1)的源端和所述第三MOS管(M_N2)的栅端以及第二电阻(R₇)的一端，源端接GND，漏端接所述第一MOS管(M_P1)的漏端和栅端以及第二MOS管(M_N1)的漏端；

所述第五MOS管(M_P9)的栅端接所述第六MOS管(M_P2)的栅端以及节点C，源端接V_CC，漏端接所述第一三极管(Q₁)的发射极和所述第六电阻(R₄)的一端；

所述第六MOS管(M_P2)的栅端接所述第五MOS管(M_P9)的栅端以及节点C，源端接V_CC，漏端接所述第三电阻(R₁)的一端和所述第四电阻(R₂)的一端；

所述第七MOS管(M_P6)的栅端接节点U，源端接V_CC，漏端接所述第八MOS管(M_P7)的源端和所述第九MOS管(M_P8)的源端；

所述第八MOS管(M_P7)的栅端接节点V₁，源端接第七MOS管(M_P6)的漏端和第九MOS管(M_P8)的源端，漏端接所述第十MOS管(M_N8)的漏端和V_out1；

所述第九MOS管(M_P8)的栅端接节点V₂，源端接第七MOS管(M_P6)的漏端和第八MOS管(M_P7)的源端，漏端接所述第十一MOS管(M_N9)的漏端和栅端以及第十MOS管(M_N8)的栅端；

所述第十MOS管(M_N8)的栅端接所述第十一MOS管(M_N9)的栅端和漏端，源端接GND，漏端接所述第八MOS管(M_P7)的漏端和V_out1；

所述第十一MOS管(M_N9)的栅端接漏端和所述第十MOS管(M_N8)的栅端，源端接GND，漏端接源端和所述第九MOS管(M_P8)的漏端；

所述第十二MOS管(M_P3)的栅端接所述第十三MOS管(M_P4)的栅端和所述第十四MOS管(M_P5)的栅端以及节点U，源端接V_CC，漏端接所述第十五MOS管(M_N4)的漏端和栅端；

所述第十三MOS管(M_P4)的栅端接所述第十四MOS管(M_P5)的栅端，源端接V_CC，漏端接所述第十七MOS管(M_N6)的漏端；

所述第十四MOS管(M_P5)的栅端接所述第十三MOS管(M_P4)的栅端和第十二MOS管(M_P3)的栅端，源端接V_CC，漏端接所述第八电阻(R₈)的一端；

所述第十五MOS管(M_N4)的栅端接漏端和第十二MOS管(M_P3)的漏端，源端接第十六MOS管(M_N5)的漏端和栅端，漏端接栅端和所述第十二MOS管(M_P3)的漏端；

所述第十六MOS管(M_N5)的栅端接漏端和所述第十五MOS管(M_N4)的源端，源端接GND，漏端接栅端和所述第十五MOS管(M_N4)的源端；

所述第十七MOS管(M_N6)的栅端接V_out1，源端接第十八MOS管(M_N7)的漏端，漏端接所述第十三MOS管(M_P4)的漏端；

所述第十八MOS管(M_N7)的栅端接所述十六MOS管(M_N5)的栅端和漏端，源端接GND，漏端接所述第十七MOS管(M_N6)的源端；

所述第一三极管(Q₁)的发射极接所述第六电阻(R₄)的一端和所述第五MOS管(M_P9)的漏端，基极接GND，集电极接GND；

所述第二三极管(Q₂)的发射极接所述第三电阻(R₁)的一端，基极接GND，集电极接GND。