[发明专利]半导体器件及其制造方法

权利要求书

1.一种制造半导体器件的方法，该方法包括：

分别在基板的有源区中和测量区中形成第一鳍图案和第二鳍图案，所述测量区不同于所述有源区；

在所述第一鳍图案和第二鳍图案上形成绝缘层；

形成穿过所述绝缘层的第一沟槽和第二沟槽，从而所述第一沟槽和第二沟槽分别部分地暴露所述第一鳍图案和第二鳍图案；

分别在所述第一沟槽和第二沟槽中形成第一栅电极和第二栅电极以交叉所述第一鳍图案和所述第二鳍图案；以及

使用开尔文探针测量所述第二栅电极的接触电位差(Vcpd)以根据测量的接触电位差(Vcpd)确定所述第一栅电极的阈值电压，

其中所述测量区形成在限定所述有源区的划线区中，

其中形成所述第一栅电极和第二栅电极包括：

在所述第一沟槽和第二沟槽中以及在所述绝缘层上形成栅电极层，所述栅电极层包括在所述第一沟槽和第二沟槽的底部和侧壁上的功函数层以及在所述功函数层上的低电阻层，以及

抛光所述栅电极层以暴露所述绝缘层，

其中所述第二沟槽的底部和侧壁上的所述第二栅电极的所述功函数层具有相对于所述测量区的平面面积的85％至183％的有效面积比，以及

其中所述开尔文探针包括非接触开尔文探针。

2.如权利要求1所述的方法，其中形成所述第一栅电极和所述第二栅电极包括：

在所述第一沟槽和所述第二沟槽中以及在所述绝缘层上形成所述功函数层；

在所述功函数层上形成所述低电阻层以填充所述第一沟槽和所述第二沟槽；以及

平坦化所述功函数层和所述低电阻层以暴露所述绝缘层，

其中所述接触电位差(Vcpd)通过提供在所述测量区中的所述功函数层和所述低电阻层的平坦化的顶表面上的所述开尔文探针而测量。

3.如权利要求2所述的方法，其中所述第二栅电极的所述功函数层形成为具有相对于所述测量区的所述平面面积的165％至183％的所述有效面积比。

4.如权利要求2所述的方法，其中所述第二栅电极的所述功函数层形成为具有相对于所述测量区的所述平面面积的173％的所述有效面积比。

5.如权利要求2所述的方法，其中形成所述第一栅电极和所述第二栅电极还包括：

形成提供在所述有源区和所述测量区中以分别交叉所述第一鳍图案和所述第二鳍图案的第一虚设栅极叠层和第二虚设栅极叠层；

分别在所述第一虚设栅极叠层和所述第二虚设栅极叠层的相反侧壁上形成第一间隔物和第二间隔物；

除去所述第一鳍图案的邻近于所述第一间隔物的部分以在所述有源区中形成鳍凹陷；

在所述鳍凹陷中形成应力源；

在所述第一间隔物和所述第二间隔物外面以及在所述基板上形成所述绝缘层；以及

除去所述第一虚设栅极叠层和所述第二虚设栅极叠层以形成所述第一沟槽和所述第二沟槽。

6.如权利要求2所述的方法，其中所述开尔文探针具有0.01μm至10μm的直径，并且所述第二栅电极形成为彼此间隔开小于所述开尔文探针的所述直径的1/2.5倍的距离。

7.如权利要求1所述的方法，其中所述第二鳍图案彼此间隔开200nm或更小的距离，并且形成在所述测量区中的所述第二鳍图案的数目为三个或更多。

8.如权利要求1所述的方法，还包括形成在所述第一鳍图案和所述第二鳍图案与所述第一栅电极和所述第二栅电极之间的栅电介质层，使得所述栅电介质层具有3nm至50nm的厚度。

9.如权利要求1所述的方法，其中所述有源区包括器件区，

所述测量区具有78.5μm²或更大的面积。