[发明专利]形成具有改善的台阶覆盖的SiC沟槽的方法

说明书

技术领域

本发明涉及一种形成具有改善的台阶覆盖的沟槽的方法。

背景技术

通常形成沟槽以增加功率半导体的单元面积和减小阻抗。

图1和图2是图解在半导体基板的表面上形成沟槽的传统方法的截面图。

图1示出在传统的外延层之上形成用于形成沟槽的硬掩模图案。

参照图1，首先，在形成于SiC基板111上的外延层112之上形成用于形成沟槽的硬掩模图案113-1，其中外延层112中掺杂有高浓度的杂质。

然后，通过利用硬掩模图案113-1执行干法蚀刻而形成沟槽120，使得外延层112具有预定深度。

图2示出干法蚀刻之后形成的沟槽120。

在形成沟槽120之后，移除干法蚀刻后残留的硬掩模图案113-2，根据沟槽的用途，沉积预定厚度的SiO₂或金属。

参照图2，随着从硬掩模图案113-2上方垂直引入高能蚀刻气体，外延层112被蚀刻为具有预定深度。

在此，在干法蚀刻期间，一些蚀刻气体从底部反弹回来并撞击垂直壁的侧壁，因为这个原因，垂直壁的中部区域被更多地蚀刻，使得垂直壁的中部区域的厚度比垂直壁的上部的图案小。

此外，利用传统的干法蚀刻，沟槽的垂直壁的上边缘的边界形成为有角的形状，导致不良的圆角。

由于这些现象，当在后续工艺中通过在沟槽的表面上沉积SiO₂或金属而形成沉积膜时，会在沟槽底部126、垂直壁的侧壁127和垂直壁的顶表面之间产生厚度偏差，导致沉积厚度不均匀。因此，不可能保持沉积膜具有大致均匀的厚度。

图3是示出在使用传统蚀刻法蚀刻的沟槽中沉积的SiO₂膜的截面图。

如图3所示，当在传统蚀刻的沟槽中沉积SiO₂膜时，台面顶部121-3变得溶胀成为类球形，且在侧壁121-1和底部121-2之间产生厚度偏差，从而可能导致不良的台阶覆盖。

因此，需要一种能够改善半导体制造工艺中的台阶覆盖的形成沟槽的方法。

本发明的背景技术公开于韩国公开专利第1999-0036556号。

在先技术文献

专利文献

(专利文献1)韩国公开专利第1999-0036556号(功率半导体器件及其制造方法)

发明内容

技术问题

本发明旨在提供一种形成半导体的沟槽的方法，这种方法能够在沟槽中形成沉积膜时，减少沉积膜的厚度偏差并改善整体台阶覆盖。

本发明还旨在提供一种形成SiC功率半导体的沟槽的方法，这种方法能够在形成沟槽时，形成窄的上部宽度和平滑的圆角。

本发明的目的并不限定于以上提及的目的，通过以下描述本发明的其他目的将变得显而易见。

技术方案

根据本发明的一方面，一种形成具有改善的台阶覆盖的SiC功率半导体的沟槽的方法包括：通过在高浓度半导体基板层之上形成的外延层之上注入第一杂质离子而形成第二浓度层；在所述第二浓度层之上形成SiO₂层；在所述SiO₂层之上形成PR掩模图案，所述PR掩模图案具有为沟槽的形成而设计的图案；通过利用所述PR掩模图案蚀刻所述SiO₂层形成SiO₂掩模图案；移除蚀刻所述SiO₂层之后残留的PR掩模图案；和利用所述SiO₂掩模图案通过干法蚀刻包括所述第二浓度层的所述外延层而形成所述沟槽。

所述第二浓度层的特征在于具有比所述外延层更高浓度的杂质。

此外，所述第二浓度层的特征在于形成为所述沟槽的深度的约5％至20％。

所述第二浓度层的特征还在于形成为所述沟槽的深度的约8％。

所述外延层中的杂质的浓度可为3.0×10¹⁵Cm^-3，所述第二浓度层中的杂质的浓度可为1×10²⁰Cm^-3。

所述第二浓度层的厚度可为0.2μm，所述沟槽的凹陷的深度可为2.5μm。

在形成所述沟槽的步骤中，所述沟槽的垂直壁可形成为朝向其上侧变薄，所述垂直壁的上端之下的部分可被开凿为具有瓶颈形状。

所述第一杂质离子可为氮离子。

有益效果