[发明专利]一种应用于无线充电控制芯片的可调带隙基准电压电路

说明书

技术领域

本发明涉及电子电路技术领域，尤其涉及一种应用于无线充电控制芯片的可调带隙基准电压电路。

背景技术

现有的带隙基准电压电路，一般输出电压都是固定的，如在1.2V左右，如果要用到不同的基准电压，则需要对1.2V进行分压或者放大，这样芯片内部就要增加额外的电阻或放大器，从而导致扩大了芯片的面积，并且增加了功耗。

发明内容

本发明提供了一种应用于无线充电控制芯片的可调带隙基准电压电路，用以解决现有带隙基准电压电路需要输出不同基准电压而导致的芯片面积扩大、功耗增加的问题。

本发明的一种应用于无线充电控制芯片的可调带隙基准电压电路，包括带磁滞功能启动电路和可调带隙基准电路；

所述带磁滞功能启动电路包括PMOS管P0，PMOS管P1，PMOS管P2，NMOS管N0，NMOS管N1，NMOS管N2，PNP型晶体管Q0，电阻R0，电阻R1，电阻R2，电阻R3，电容C0，比较器；

所述可调带隙基准电路包括PMOS管P3，PMOS管P4，PMOS管P5，PMOS管P6，PMOS管P7，PMOS管P8，NMOS管N3，PNP型晶体管Q1，PNP型晶体管Q2，电阻R4，电阻R5，电阻R6，电阻R7，运算放大器；

所述带磁滞功能启动电路的连接关系如下：PMOS管P0的源极、PMOS管P1的源极与PMOS管P2的源极均连接至电源Vdd；PMOS管P0的栅极、NMOS管N0的源极、NMOS管N1的源极、PNP型晶体管Q0的集电极、电阻R3的第二端和电容C0的第二端均接地；PMOS管P0的漏极与电阻R0的第一端相连；NMOS管N0的漏极与栅极相连，并且其中一端与电阻R0的第二端相连，另一端与NMOS管N1的栅极相连；PMOS管P1的漏极与栅极相连，并且其中一端与NMOS管N1的漏极相连，另一端与PMOS管P2的栅极相连；PMOS管P2的漏极与PNP型晶体管Q0的发射极、电阻R1的第一端、NMOS管N2的漏极相连；PNP型晶体管Q0的集电极与基极相连；NMOS管N2的栅极与比较器的输出端Vout相连，NMOS管N2的源极与电阻R1的第二端、电阻R2的第一端相连；电阻R2的第二端与电阻R3的第一端、比较器的正输入端Vinp相连；比较器的负输入端Vinn与电容C0的第一端以及所述可调带隙基准电路中的电阻R7的第一端相连，比较器的输出端Vout与所述可调带隙基准电路中的NMOS管N3的栅极相连；

所述可调带隙基准电路的连接关系如下：PMOS管P3的源极、PMOS管P4的源极、PMOS管P5的源极、PMOS管P7的源极与PMOS管P8的源极均连接至电源Vdd；NMOS管N3的源极、电阻R4的第二端、PNP型晶体管Q1的集电极、PNP型晶体管Q2的集电极、电阻R6的第二端与电阻R7的第二端均接地；PMOS管P3的栅极与漏极相连，并且其中一端与NMOS管N3的漏极相连，另一端与PMOS管P4的栅极、PMOS管P5的栅极相连；NMOS管N3的栅极与所述带磁滞功能启动电路中的比较器的输出端Vout相连；PMOS管P6的漏极与电阻R4的第一端、PNP型晶体管Q1的发射极、PMOS管P4的漏极、运算放大器的正输入端V₊相连，PMOS管P6的栅极与运算放大器的输出端V_O、PMOS管P7的栅极、PMOS管P8的栅极相连；PNP型晶体管Q1的基极与集电极相连；运算放大器的负输入端V_-与PMOS管P5的漏极、电阻R5的第一端、PMOS管P7的漏极、电阻R6的第一端相连；电阻R5的第二端与PNP型晶体管Q2的发射极相连；PNP型晶体管Q2的基极与集电极相连；PMOS管P8的漏极与电阻R7的第一端相连，且从该连接点引出输出电压V_ref。

所述带磁滞功能启动电路，用于当比较器的输出端的电压Vout＝H时，所述可调带隙基准电路工作，输出电压Vref；当比较器的输出端的电压Vout＝L，所述带磁滞功能启动电路脱离；

所述可调带隙基准电路，用于通过调节电阻R7的阻值，改变输出电压Vref的数值。

其中，优选的，R4＝R6。

进一步地，所述带磁滞功能启动电路，具体用于当比较器的输出端的电压Vout＝H时，所述可调带隙基准电路工作，输出电压Vref；当所述可调带隙基准电路的输出电压Vref>比较器的正输入端电压Vinp时，比较器的输出端的电压Vout＝L，磁滞功能使比较器的输出端的电压Vout锁定在L状态，所述带磁滞功能启动电路脱离。