[发明专利]一种基于IBIS的集成电路总剂量效应建模方法

说明书

技术领域

本发明属于器件辐照效应模型的建模技术领域，尤其涉及一种基于IBIS的集成电路总剂量效应建模方法。

背景技术

目前，为了满足人们对电子设备小型化和多功能化的要求，印制电路板(PCB)正向高速度、高密度、高集成度方向发展。当信号速率和元器件密度提高到一定程度时，PCB上的寄生效应会在传输信号上引起噪声和干扰，PCB就不能良好的工作了。这就要求在电子产品开发的PCB设计阶段就必须进行良好的信号完整性仿真设计。仿真时所用的器件模型将直接影响仿真的精度。现在业界在进行信号完整性仿真时广泛使用的器件模型是IBIS模型(一种基于V/I曲线的对I/O缓冲器快速准确建模的方法)，通过分析高速电路板中存在的阻抗匹配问题，利用仿真软件给出解决信号完整性问题的方法。然而，现有的信号完整性仿真软件只能给出常规条件(无辐照条件)下，PCB的信号完整性分析策略，而无法对PCB在总剂量效应情况下的信号完整性问题进行仿真分析。总剂量效应是指半导体器件长期处于辐射环境下，在绝缘层(主要是氧化层)累积形成氧化物陷阱电荷和界面态电荷的现象。这种累积效应会引起半导体器件性能退化，包括器件阈值电压的漂移、迁移率下降、漏电流的增加等。因此在对太空环境、核爆环境下的电路进行信号完整性分析时，必须要考虑辐照对电路的信号完整性影响。

综上所述，现有的信号完整性仿真软件只能给出常规条件(无辐照条件)下，PCB的信号完整性分析策略，而无法对PCB在总剂量效应情况下的信号完整性问题进行仿真分析。

发明内容

本发明的目的在于提供一种基于IBIS的集成电路总剂量效应建模方法，旨在解决现有的信号完整性仿真软件只能给出常规条件(无辐照条件)下，PCB的信号完整性分析策略，而无法对PCB在总剂量效应情况下的信号完整性问题进行仿真分析的问题。

本发明是这样实现的，一种基于IBIS的集成电路总剂量效应建模方法，所述基于IBIS的集成电路总剂量效应建模方法是对原始电子器件分别采用不同的目标累积剂量进行辐照，得到不同辐照剂量下器件的受损情况；对经过辐照后的器件进行数据测量，根据测量数据对经过辐照后的原始电子器件分别进行模型提取，构建全部目标累计剂量下电子器件的IBIS模型数据库；在给定辐照总剂量D的情况下，根据D对构建好的器件模型数据库进行插值操作，获得该辐照剂量下的VI和VT等插值数据，并根据插值数据构建IBIS模型，即该辐照剂量下器件的IBIS总剂量效应模型。

进一步，由获得的原始电子器件的IBIS模型和得到的经过全部目标累积剂量辐照后的电子器件的IBIS模型共同构成与总剂量辐射相关的器件模型数据库。

进一步，可以采用100rad(Si)/s的剂量率进行辐照，进行168小时100℃高温退火处理，获得目标剂量下的IBIS模型数据文件。

进一步，VT数据进行插值具体包括：

对每一个辐照剂量下的IBIS数据文件中的VT数据进行统一化操作；即对VT数据而言，合并所有IBIS文件中的时间T，并且除去其中重复的时间节点，最终得出一个统一的时间T的分布；

为VT数据提取不同辐照剂量下同一时间节点T对应的电压数据；

给定辐照剂量D，根据每一行提供的数据进行插值操作，得到在该时间点T下，该辐照剂量D对应的电压值V。

本发明的另一目的在于提供一种利用所述基于IBIS的集成电路总剂量效应建模方法构建PCB的总剂量效应模型以及一种普适的辐照条件下器件输入输出缓冲区建模的方法。

本发明提供的基于IBIS的集成电路总剂量效应建模方法，是对辐照条件下的集成电路进行输入输出缓冲区建模的方法，所建立的IBIS辐照效应模型可直接用于辐照条件下PCB的信号完整性问题的仿真分析。

附图说明

图1是本发明实施例提供的基于IBIS的器件总剂量效应建模方法流程图。

图2是本发明实施例提供的实施例1的流程图。

图3是本发明实施例提供的IBIS模型数据测量示意图。

图4是本发明实施例提供的IBIS的VT数据中T标准统一化的示意图；

图中左边代表不同的辐照剂量对应的ibis模型数据文件中VT时间节点T的分布，右边代表去除所有IBIS文件中重复时间节点后形成的统一化的时间节点分布；这个时间T的分布将作为所有IBIS文件中VT数据中的T。

图5是本发明实施例提供的IBIS原始VT数据根据统一化后的T进行标准化的示意图；