[发明专利]半导体装置

说明书

技术领域

本发明涉及沟槽栅型的半导体装置。

背景技术

作为进行大电流的开关动作的开关元件(功率半导体元件)，采用功率MOSFET和绝缘栅型双极晶体管(IGBT)等。在这些开关元件中采用沟槽型的栅电极构造(沟槽栅型)，即在形成于半导体基体的槽(沟槽)内形成栅绝缘膜和栅电极。但是，在沟槽栅型的半导体装置中，栅电极和漏区之间的电容(栅极-漏极间电容)、栅电极和集电区之间的电容(栅极-集电极间电容)等的反馈电容较大。因此，开关速度下降，在高频动作中产生问题。

在研究用于减小反馈电容的各种方法。例如，已公开了如下的构造：在槽的侧面配置栅电极，在槽的底面配置与发射电极连接的电极(例如，参照专利文献1)。

【现有技术文献】

【专利文献】

【专利文献1】日本特开2015－201615号公报

发明内容

发明要解决的问题

但是，在栅电极的端部和底面电极的端部之间产生放电，存在产生错误动作的问题。因此，本发明的目的在于，提供抑制在栅电极的端部和底面电极的端部之间产生放电，并抑制错误动作的沟槽栅型的半导体装置。

用于解决问题的手段

本发明的一个方式提供半导体装置，该半导体装置具有：第1导电型的第1半导体区域；第2导电型的第2半导体区域，其配置在第1半导体区域上；第1导电型的第3半导体区域，其配置在第2半导体区域上；内壁绝缘膜，其配置在槽的内壁，该槽从第3半导体区域的上表面延伸并贯通第3半导体区域和第2半导体区域；控制电极，其与第2半导体区域的侧面对置地配置在槽的侧面的内壁绝缘膜上；底面电极，其与控制电极绝缘分离地配置在槽的底面的内壁绝缘膜上；以及层间绝缘膜，其设于控制电极和底面电极之间，控制电极在槽的角部侧的端部延伸到比第1半导体区域和第2半导体区域的界面与槽的侧面相交的位置低的位置，控制电极在底面电极侧的端部比底面电极在控制电极侧的上表面的位置高，所述半导体装置具有如下的控制电极的下表面，该下表面连接控制电极在槽的角部侧的端部和控制电极在底面电极侧的端部。

发明效果

根据本发明，能够提供抑制在栅电极的端部和底面电极的端部之间产生放电，并抑制错误动作的沟槽栅型的半导体装置。

附图说明

图1是示出本发明的实施方式的半导体装置的构造的剖面示意图。

图2是示出本发明的实施方式的半导体装置的槽的内部构造的示意图。

图3是用于说明本发明的实施方式的半导体装置的制造方法的工序剖面示意图(之一)。

图4是用于说明本发明的实施方式的半导体装置的制造方法的工序剖面示意图(之二)。

图5是用于说明本发明的实施方式的半导体装置的制造方法的工序剖面示意图(之三)。

图6是用于说明本发明的实施方式的半导体装置的制造方法的工序剖面示意图(之四)。

图7是用于说明本发明的实施方式的半导体装置的制造方法的工序剖面示意图(之五)。

图8是用于说明本发明的实施方式的半导体装置的制造方法的工序剖面示意图(之六)。

图9是用于说明本发明的实施方式的半导体装置的制造方法的工序剖面示意图(之七)。

图10是用于说明本发明的实施方式的半导体装置的制造方法的工序剖面示意图(之八)。

图11是示出本发明的实施方式的半导体装置的槽的内部的另一种构造的示意图。

图12是示出本发明的实施方式的半导体装置的层间绝缘膜的另一种构造的示意图。

图13是示出本发明的实施方式的变形例的半导体装置的构造的剖面示意图。

图14是示出本发明的其它实施方式的半导体装置的构造的剖面示意图。

图15是示出本发明的其它实施方式的半导体装置的构造的剖面示意图。

图16是示出本发明的其它实施方式的半导体装置的构造的剖面示意图。

图17是示出本发明的实施方式的半导体装置的槽的内部的另一种构造的示意图。

图18是示出本发明的实施方式的半导体装置的槽的内部的另一种构造的示意图。

标号说明

10漂移区；20基区；30发射区；40内壁绝缘膜；50栅电极；60集电区；65场终止区域；70层间绝缘膜；71第1层间绝缘膜；72第2层间绝缘膜；73热氧化膜；80集电电极；90发射电极；100槽；150底面电极。

具体实施方式