[发明专利]通过扫描测试的扫描链所执行的电路排错方法及电路排错系统

权利要求书

1.一种电路排错方法，其特征在于，包含：

利用一排错电路判断一特定电路的一操作状态并产生一判断结果；

控制一排错多工器进入一排错模式以将该判断结果储存至一扫描链路径上的一寄存器，其中该排错多工器的一输入耦接至该排错电路，一输出连接该寄存器，且该排错多工器与一多工器连接，其中该扫描链路径用以执行一扫描测试；以及

通过一输出连接垫来输出该判断结果，其中该判断结果用来被观察以对该特定电路进行排错；

其中，当该排错多工器并非操作于排错模式时，将该扫描链路径上的该多工器的输出信号传送至该寄存器中。

2.如权利要求1所述的电路排错方法，其中该特定电路为一锁相回路。

3.如权利要求2所述的电路排错方法，其中该特定电路的该操作状态为该锁相回路所产生的一频率，该排错电路根据该频率产生该判断结果以决定该锁相回路是否正常运行。

4.如权利要求2所述的电路排错方法，其中该特定电路的该操作状态为该锁相回路所产生的一抖动，该排错电路根据该抖动产生该判断结果以决定该锁相回路是否正常运行。

5.如权利要求1所述的电路排错方法，其中该特定电路为一静态随机存取存储器、一低压差线性稳压器或一快闪存储器。

6.一种电路排错系统，其特征在于，包含：

一特定电路；

一排错电路，用以判断该特定电路的一操作状态并产生一判断结果；

一扫描测试区域，其中，该扫描测试区域包括：

一寄存器，用以储存该判断结果，其中该寄存器位于用以执行一扫描测试的一扫描链路径上；

一多工器，以及

一排错多工器，其中该排错多工器的一输入耦接至该排错电路，一输出连接该寄存器，且该排错多工器与该多工器连接；通过一控制信号控制该排错多工器进入一排错模式以将该判断结果储存至该寄存器；当排错多工器并非操作于排错模式时，将该多工器的输出信号传送至该寄存器中；以及

一输出连接垫，用以输出该判断结果，其中该判断结果用来被观察以对该特定电路进行排错。

7.如权利要求6所述的电路排错系统，其中该特定电路为一锁相回路。

8.如权利要求7所述的电路排错系统，其中该特定电路的该操作状态为该锁相回路所产生的一频率，该排错电路根据该频率产生该判断结果以决定该锁相回路是否正常运行。