[发明专利]多模式模数转换电路

说明书

技术领域

本发明涉及集成电路领域，特别涉及一种多模式模数转换电路。

背景技术

ADC(Analog-to-Digital Converter，模数转换器)用于将模拟信号转换为数字信号，广泛用于各种数据采集以及通信系统中。ADC的采样速率直接决定了所能处理的信号带宽，ADC的精度(如信噪比、无杂散动态范围等)则决定着整个系统的动态范围。ADC有多种架构，如流水线型(pipelined ADC)、逐次逼近型(SAR ADC)、快闪型(flash ADC)、时域交织型(interleaved ADC)等。

ADC根据速度、精度和集成度(通道路)的不同，而决定了其不同的应用场合。有的应用要求ADC具有高的精度(高信噪比，高线性度)，有的应用要求ADC具有多个通道，从而同时对多个信号进行采样和模数转换，有的应用要求ADC具有高的速度从而提供较大的信号带宽。由于半导体工艺的限制，一个ADC在设计时要么就是一个高精度的，要么就是一个高速的，通常二者不可兼得，因此限制了其应用的普适性。

发明内容

本发明要解决的技术问题是为了克服现有技术中ADC无法同时满足高精度及高速的需求，导致无法满足不同的应用需求，限制了其应用的普适性的缺陷，提供一种多模式模数转换电路。

本发明是通过下述技术方案来解决上述技术问题的：

一种多模式模数转换电路，其特点在于，所述多模式模数转换电路包括模拟开关、n个ADC、n个时钟延迟单元、时钟分频器及数字后处理模块，n大于或等于2；

n个ADC分别电连接至所述模拟开关与所述数字后处理模块之间，ADC与时钟延迟单元一一对应，且每一个时钟延迟单元与对应的ADC及所述时钟分频器电连接；

每一个ADC均用于对接收到的模拟输入信号进行采样，并将采样后的数字输出信号发送至所述数字后处理模块，所述模拟开关用于配置ADC的模拟输入信号，所述数字后处理模块用于配置ADC的数字输出信号，所述时钟分频器用于接收主时钟信号，并对主时钟进行分频，每一个时钟延迟单元均用于配置对应的ADC的时钟的相位延迟。

较佳地，当所述多模式模数转换电路配置至第一模式时，所述模拟开关用于将一路模拟输入信号同时分别发送至n个ADC，所述时钟分频器的分频比设置为1，n个时钟延迟单元的相位延迟均设置为相同，每一个ADC均用于对接收到的模拟输入信号进行采样，并将采样后的一路数字输出信号发送至所述数字后处理模块，所述数字后处理模块用于将接收到的n路数字输出信号求和并平均后进行输出。

在本方案中，所述第一模式为高信噪比模式，在此模式下，所述多模式模数转换电路的可提升信噪比，从而满足需要高精度的应用要求。

较佳地，当所述多模式模数转换电路配置至第二模式时，所述时钟分频器的分频比设置为4，每一个ADC的时钟频率均为主时钟频率的1/n，且每两个相邻的时钟延迟单元之间的相位延迟差设置为360°/n，所述模拟开关用于将一路模拟输入信号发送至第一个ADC，并依次切换至相邻的一个ADC，使一路模拟输入信号仅发送至一个ADC，每一个ADC均用于对接收到的模拟输入信号进行采样，并将采样后的一路数字输出信号发送至所述数字后处理模块，所述数字后处理模块用于将接收到的数字输出信号依次进行输出。

在本方案中，所述第二模式为高速模式，在此模式下，所述多模式模数转换电路的可提升信号的采样率，从而满足需要高速度的应用要求，提高较大的信号宽带。

较佳地，当所述多模式模数转换电路配置至第三模式时，所述模拟开关用于将n路模拟输入信号分别发送至对应的一个ADC，所述时钟分频器的分频比设置为1，n个时钟延迟单元的相位延迟均设置为相同，每一个ADC均用于对接收到的模拟输入信号进行采样，并将采样后的一路数字输出信号发送至所述数字后处理模块，所述数字后处理模块用于将接收到的n路数字输出信号进行输出。

在本方案中，所述第三模式为多通道模式，在此模式下，所述多模式模数转换电路的可同时对多路信号进行采样，从而满足需要多通道模数转换的应用要求。

较佳地，每一个ADC均包括一个模拟信号输入接口、一个数字信号输出接口及一个时钟信号输入接口，每一个模拟信号输入接口均与所述模拟开关电连接，每一个数字信号输出接口与所述数字后处理模块电连接，每一个时钟信号输入接口与对应的时钟延迟单元电连接。

较佳地，所述数字后处理模块包括主时钟信号接口，所述数字后处理模块还用于通过所述主时钟信号接口来接收主时钟信号。