[发明专利]配电网络的IP块

权利要求书

1.一种器件，其特征在于，包括：

半导体衬底；

在所述半导体衬底上的可编程逻辑器件；

配电网络，其包括在所述半导体衬底上的至少一个电压调节器；以及

电源管理总线，其用于在所述至少一个电压调节器和所述可编程逻辑器件之间进行通信；

其中所述可编程逻辑器件包括处理模块，所述处理模块被配置成对所述配电网络执行诊断分析；

其中所述处理模块包括频率识别器，所述频率识别器被配置成识别在其上会发生工频谐振的一个或多个频率。

2.根据权利要求1所述的器件，其特征在于，所述可编程逻辑器件包括现场可编程门阵列FPGA。

3.根据权利要求1所述的器件，其特征在于，所述可编程逻辑器件包括监测组件，所述监测组件被配置成收集来自所述配电网络的数据，并且将收集到的数据传输至所述处理模块以用于分析。

4.根据权利要求3所述的器件，其特征在于，所述监测组件包括模数A/D转换器。

5.根据权利要求1所述的器件，其特征在于，所述处理模块包括校验模块，所述校验模块被配置成对所述可编程逻辑器件进行检查，以用于在所述可编程逻辑器件被编程之后的校验。

6.根据权利要求1所述的器件，其特征在于，所述处理模块被配置成在所述器件被用于商业用途之后监测所述可编程逻辑器件的行为。

7.一种器件，其特征在于，包括：

半导体衬底；

在所述半导体衬底上的可编程逻辑器件；

配电网络，其包括在所述半导体衬底上的至少一个电压调节器；以及

电源管理总线，其用于在所述至少一个电压调节器和所述可编程逻辑器件之间进行通信；

其中所述可编程逻辑器件包括处理模块，所述处理模块被配置成对所述配电网络执行诊断分析；

其中所述处理模块包括时钟修正模块，所述时钟修正模块被配置成修正时钟特征，以防止工频谐振的发生。

8.根据权利要求7所述的器件，其特征在于，所述时钟修正模块被配置成调慢时钟、调快所述时钟、用伪随机序列调制所述时钟、以周期性的方式禁用所述时钟、或者上述的任何组合，从而防止所述工频谐振的发生。

9.根据权利要求7所述的器件，其特征在于，所述可编程逻辑器件被配置成基于对所述配电网络进行诊断分析的结果控制所述配电网络。

10.根据权利要求7所述的器件，其特征在于，还包括硅衬底或者多芯片模块衬底。

11.一种方法，其特征在于，包括：

收集来自配电网络的数据，所述配电网络包括在半导体衬底上的至少一个电压调节器，其中所述收集数据的步骤是通过可编程逻辑器件内的监测组件执行的；以及

通过所述可编程逻辑器件内的处理模块分析收集到的所述数据，从而对所述配电网络执行诊断分析，所述分析收集到的数据以对所述配电网络执行诊断分析的步骤包括：识别在其上会发生工频谐振的频率。

12.根据权利要求11所述的方法，其特征在于，所述可编程逻辑器件包括现场可编程门阵列FPGA。

13.根据权利要求11所述的方法，其特征在于，所述监测组件包括模数A/D转换器，并且通过所述A/D转换器执行收集来自配电网络的数据的步骤。

14.根据权利要求11所述的方法，其特征在于，分析收集到的数据以对所述配电网络执行诊断分析的步骤包括：对所述可编程逻辑器件进行检查，以用于在所述可编程逻辑器件被编程之后的校验。