[发明专利]自刷新控制装置以及易失性半导体存储器装置

说明书

一种自刷新控制装置以及易失性半导体存储器装置。该自刷新控制装置，用于具备自刷新控制电路的易失性半导体存储器装置，所述自刷新控制电路用于基于来自自刷新计时器的第1控制信号来控制易失性半导体存储器装置的自刷新，所述自刷新控制装置包括：逻辑电路，在测试模式下，使外部自刷新请求信号输入至所述自刷新控制电路。此处，所述逻辑电路在测试模式下，取代所述第1控制信号而使所述外部自刷新请求信号输入至所述自刷新控制电路。而且，所述逻辑电路取代所述第1控制信号而使所述外部自刷新请求信号输入至所述自刷新控制电路，藉此来使所述自刷新计时器的动作无效。

技术领域

本发明例如涉及一种用于动态存取存储器(dynamic access memory)(以下称作DRAM)等易失性半导体存储器装置的自刷新(self refresh)控制装置、以及使用该自刷新控制电路的易失性半导体存储器装置。

背景技术

近来，移动电话等个人电子机器正在普及，这些电子机器一般利用电池(battery)来工作。个人电子机器内的DRAM必须藉由所述电池来保持使用自刷新而保存的数据。因而，必须提供一种能以进一步降低的耗电量来执行自刷新功能的电子机器。

一般而言，在DRAM中，在藉由冗余存储器来进行修复(repair)之前无法进行自刷新的测试(test)。其原因在于，自刷新计时器(refresh timer)必须藉由对芯片上(onchip)的计时器电路进行保险丝(fuse)电路的修复来最佳化。因而，保证自刷新的唯一方法是藉由暂停测试(pause test)来进行测试。

[现有技术文献]

[专利文献]

[专利文献1]美国专利申请公开第2005/0068829号说明书

[专利文献2]日本专利特开平5-274873号公报

[专利文献3]日本专利特开平8-315569号公报

[专利文献4]日本专利特开2001-155482号公报

[专利文献5]日本专利特开平11-339467号公报

[发明所欲解决的课题]

图1是表示已知例的晶圆测试的处理流程的流程图。图1中，晶圆测试包含低温时测试(S1)、高温时测试(S2)、藉由冗余存储器的修复处理(S3)以及高温时测试(S4)。

在自刷新时，在步骤S2的高温时测试中，测量预设(default)的计时器周期(timercycle)，在步骤S3的修复处理中，基于测量出的计时器周期来调整预期计时器周期(期待值)，藉此来修复自刷新计时器。并且，在步骤S4中进行高温时测试后，废弃失效芯片(failchip)。而且，在暂停测试及其他功能中，进行低温时测试(S1)及高温时测试(S2)后，基于冗余数据来修复失效位(fail bit)。并且，在步骤S4中进行高温时测试后，废弃失效芯片。

然而，由于自刷新计时器的保险丝电路未经修复而最佳化，因而在已知例的晶圆测试中无法进行自刷新，如图1般，进行暂停测试来取代自刷新。

图2是在图1的晶圆测试中对自刷新计时器进行最佳化时的流程图。如图2所示，在高温时测试(S2)中测量预设的自刷新计时器周期，基于测量出的自刷新计时器周期，来计算用于调整预期计时器周期(期待值)的保险丝修复信息，在步骤S3中进行保险丝的修复处理。并且，在步骤S4中，进行高温时测试，对计时器周期进行最佳化之后，可测试自刷新。在图2中，预设的计时器周期被设定为快于计时器周期的期待值，各半导体芯片的预设的计时器周期存在偏差，在自刷新测试中无法使用预设的计时器周期。