[发明专利]半导体结构及其形成方法在审
申请号: | 201610788925.6 | 申请日: | 2016-08-31 |
公开(公告)号: | CN107799418A | 公开(公告)日: | 2018-03-13 |
发明(设计)人: | 周飞 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L29/10 |
代理公司: | 北京集佳知识产权代理有限公司11227 | 代理人: | 徐文欣,吴敏 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 结构 及其 形成 方法 | ||
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体制造技术的飞速发展,半导体器件朝着更高的元件密度,以及更高集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用,因此随着半导体器件的元件密度和集成度的提高,晶体管的尺寸也越来越小。
阈值电压是晶体管的重要性质,在形成晶体管的制程中,需要对阈值电压进行调节,从而使晶体管具有特定阈值电压,能够实现不同的功能。对沟道进行掺杂和调节晶体管功函数是调节晶体管阈值电压的主要方式。
FinFET(鳍式场效应晶体管)的沟道凸出衬底表面形成鳍部,栅极覆盖鳍部的顶面和侧壁,从而使反型层形成在沟道各侧上,可于电路的两侧控制电路的接通与断开,能够大幅改善电路控制,减少漏电流。且突出衬底表面的鳍部能够提高FinFET的集成度。对FinFET阈值电压的调节主要通过对鳍部进行掺杂的方法进行。
然而,晶体管阈值电压的调节难度很大,晶体管性能较差。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法,能够降低阈值电压调节的难度,改善所形成半导体结构的性能。
为解决上述问题,本发明提供一种半导体结构及其形成方法,包括:形成基底,所述基底中具有隔离凹槽,所述隔离凹槽之间的基底中具有掺杂离子;形成覆盖所述隔离凹槽侧壁和所述基底顶部表面的保护层;在所述隔离凹槽中形成隔离结构,在形成所述隔离结构的过程中,所述掺杂离子在所述保护层中的扩散速率小于在所述隔离结构中的扩散速率。
可选的,形成所述保护层的步骤包括:形成覆盖所述隔离凹槽侧壁和所述基底顶部表面的初始保护层;通过第二离子注入在所述初始保护层中注入保护离子,形成保护层。
可选的,形成隔离结构之前,所述初始保护层的材料为非晶硅。
可选的,形成所述初始保护层的工艺包括化学气相沉积工艺;形成所述初始保护层的反应物包括:SiH4;形成所述初始保护层的工艺参数包括:SiH4的流量为10sccm~800sccm;反应温度为260℃~500℃,气体压强为0.01Torr~10Torr。
可选的,所述保护离子为碳离子或氮离子。
可选的,对所述初始保护层进行第二离子注入的工艺参数包括:注入剂量为1.0E14atoms/cm2~1.0E17atoms/cm2;注入能量为1KeV~35KeV,注入角度为0°~20°。
可选的,所述保护层的厚度为15埃~50埃。
可选的,形成所述基底的步骤包括:提供初始基底;对所述初始基底进行第一离子注入,在所述初始基底中注入掺杂离子;对所述初始基底进行刻蚀,形成基底和位于所述基底中的隔离凹槽。
可选的,形成所述基底的步骤包括:提供初始基底;对所述初始基底进行刻蚀形成基底和位于所述基底中隔离凹槽;对所述基底进行第一离子注入,在所述隔离凹槽之间的基底中注入掺杂离子。
可选的,所述基底包括:衬底和位于所述衬底上的鳍部,相邻鳍部之间的间隙为所述隔离凹槽。
可选的,在所述隔离凹槽中形成隔离结构的工艺包括:在所述隔离凹槽中形成初始隔离结构,所述初始隔离结构表面高于所述鳍部顶部表面;对所述初始隔离结构进行刻蚀,使所述初始隔离结构表面低于所述鳍部高度,形成隔离结构。
可选的,还包括:对所述初始隔离结构进行刻蚀的过程中,对所述保护层进行刻蚀,暴露出所述鳍部部分侧壁和顶部表面。
可选的,形成所述初始隔离结构的工艺包括:流体化学气相沉积工艺;通过流体化学气相沉积工艺形成所述初始隔离结构的步骤包括:在所述隔离凹槽中形成前驱体;对所述前驱体进行退火处理,激活所述前驱体,形成初始隔离结构。
可选的,对所述前驱体进行退火处理的过程中,对所述保护层进行氧化。
可选的,形成所述隔离结构之前,所述保护层的材料为含有保护离子的非晶硅;形成所述隔离结构之后,所述保护层的材料为含有保护离子的氧化硅、氮氧化硅或碳氧化硅。
相应的,本发明还提供一种半导体结构,包括:基底和位于所述基底中的隔离凹槽,所述隔离凹槽之间的基底中具有掺杂离子;部分或完全覆盖所述隔离凹槽侧壁的保护层;位于所述隔离凹槽中的隔离结构,所述掺杂离子在所述保护层中的扩散速率小于所述掺杂离子在所述隔离结构中的扩散速率。
可选的,所述保护层的材料为氧化硅、氮氧化硅或碳氧化硅。
可选的,所述保护层中具有保护离子,所述保护离子为碳离子或氮离子。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610788925.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:晶体管的制造方法
- 下一篇:超级结功率器件及其制备方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造