[发明专利]用于连接AXI接口和DMA接口的电路转换系统及方法

权利要求书

1.一种用于连接AXI接口和DMA接口的电路转换系统，其特征在于，包括：AXI读写请求响应单元、缓存单元和DMA读写请求单元；

其中，所述AXI读写请求响应单元用于对AXI接口发出的AXI读写数据请求进行响应，将该AXI读写数据请求对应的写数据、写数据地址和写数据字节数保存至所述缓存单元，将所述AXI读写数据请求对应的读数据地址和读数据字节数保存至所述缓存单元，并将保存在所述缓存单元中的读数据返回至与所述AXI接口连接的功能单元；

所述DMA读写请求单元用于根据所述缓存单元中保存的所述写数据、写数据地址和写数据字节数向DMA总线发送DMA写数据请求，以及根据所述缓存单元中保存的所述读数据地址和读数据字节数向DMA总线发送DMA读数据请求，并将所述DMA总线返回的读数据保存在所述缓存单元中。

2.根据权利要求1所述的系统，其特征在于，所述AXI读写请求响应单元包括：

AXI写请求响应模块，用于对所述AXI接口的AXI写数据接口发出的AXI写数据请求进行响应，将该AXI写数据请求对应的写数据、写数据地址和写数据字节数保存至所述缓存单元；

AXI读请求响应模块，用于对所述AXI接口的AXI读数据接口发出的AXI读数据请求进行响应，将该AXI读数据请求对应的读数据地址和读数据字节数保存至所述缓存单元，并将保存在所述缓存单元中的读数据返回至与所述AXI接口连接的功能单元。

3.根据权利要求2所述的系统，其特征在于，所述缓存单元包括：

写缓存模块，用于保存与所述AXI写数据接口发出的AXI写数据请求对应的写数据、写数据地址和写数据字节数；

读缓存模块，用于保存与所述AXI读数据接口发出的AXI读数据请求对应的读数据地址和读数据字节数，以及所述DMA总线返回的读数据。

4.根据权利要求3所述的系统，其特征在于，所述DMA读写请求单元包括：

DMA上传控制模块，用于根据保存在所述写缓存模块中的写数据、写数据地址和写数据字节数向所述DMA总线发送DMA写数据请求；

DMA下载控制模块，用于根据保存在所述读缓存模块中的读数据地址和读数据字节数向所述DMA总线发送DMA读数据请求，并将所述DMA总线反馈的读数据返回至所述读缓存模块中进行保存；

DMA仲裁模块，用于对所述DMA上传控制模块和所述DMA下载控制模块发出的对应DMA请求进行仲裁。

5.一种用于连接AXI接口和DMA接口的电路转换方法，其特征在于，包括：

获取AXI接口发出的AXI读写数据请求；

根据所述AXI读写数据请求，将所述AXI读写数据请求对应的数据信息进行缓存；

根据缓存的所述数据信息向DMA总线发出DMA读写数据请求；

获取所述DMA总线返回的DMA读写数据请求反馈信号。

6.根据权利要求5所述的方法，其特征在于，所述获取AXI接口发出的AXI读写数据请求，包括：

获取AXI接口发出的AXI读数据请求和/或AXI写数据请求。

7.根据权利要求6所述的方法，其特征在于，所述根据所述AXI读写数据请求，将所述AXI读写数据请求对应的数据信息进行缓存，包括：

根据所述AXI读数据请求，将所述AXI读数据请求对应的读数据地址和读数据字节数进行缓存；

根据所述AXI写数据请求，将所述AXI写数据请求对应的写数据、写数据地址和写数据字节数进行缓存。

8.根据权利要求7所述的方法，其特征在于，所述根据缓存的所述数据信息向DMA总线发出DMA读写数据请求，包括：

根据缓存的所述读数据地址和读数据字节数，生成DMA读数据请求；

根据缓存的所述写数据、写数据地址和写数据字节数，生成DMA写数据请求；

对所述DMA读数据请求和所述DMA写数据请求进行仲裁，将所述DMA读数据请求或所述DMA写数据请求发送至所述DMA总线。

9.根据权利要求8所述的方法，其特征在于，所述获取所述DMA总线返回的DMA读写数据请求反馈信号，包括：

获取所述DMA总线返回的DMA写数据请求成功/失败信号；

或获取所述DMA总线根据所述DMA读数据请求反馈的读数据。