[发明专利]半导体结构的形成方法

说明书

本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区、第二区和位于第一区和第二区之间的隔离区，所述第一区衬底上具有第一鳍部，所述第二区衬底上具有第二鳍部；在所述衬底上形成隔离结构，所述隔离结构覆盖部分所述第一鳍部和第二鳍部侧壁，所述隔离结构表面低于所述第一鳍部和第二鳍部顶部表面；在所述隔离区隔离结构上形成隔离层，所述隔离层表面高于或齐平于所述第一鳍部和第二鳍部顶部表面。在形成隔离层的过程中不需要再对所述隔离结构进行处理，因此，所述隔离结构不容易受到损耗，从而能够提高所述隔离结构的隔离性能，进而所述形成方法能够改善所形成的半导体结构性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小。然而，随着晶体管尺寸的急剧减小，栅介质层厚度与工作电压不能相应改变使抑制短沟道效应的难度加大，使晶体管的沟道漏电流增大。

鳍式场效应晶体管(Fin Field-Effect Transistor,FinFET)的栅极成类似鱼鳍的叉状3D架构。FinFET的沟道凸出衬底表面形成鳍部，栅极覆盖鳍部的顶面和侧壁，从而使反型层形成在沟道各侧上，可于鳍部的两侧控制电路的接通与断开。这种设计能够增加栅极对沟道区的控制，从而能够很好地抑制晶体管的短沟道效应。

为了实现相邻鳍部之间的隔离，在形成源漏掺杂区之前，在鳍部之间的衬底上形成隔离结构。不同鳍部中的源漏掺杂区之间的隔离结构需要具有一定的高度，如果不同鳍部中的源漏掺杂区之间的隔离结构高度过小，容易使源漏掺杂区连接在一起，影响所形成晶体管的性能。

然而，现有技术形成的半导体结构方法中，不同鳍部中的源漏掺杂区容易相互连接，影响所形成半导体结构的性能。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，能够改善半导体结构性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区、第二区和位于第一区和第二区之间的隔离区，所述第一区衬底上具有第一鳍部，所述第二区衬底上具有第二鳍部；在所述衬底上形成隔离结构，所述隔离结构覆盖部分所述第一鳍部和第二鳍部侧壁，所述隔离结构表面低于所述第一鳍部和第二鳍部顶部表面；在所述隔离区隔离结构上形成隔离层，所述隔离层表面高于或齐平于所述第一鳍部和第二鳍部顶部表面。

可选的，形成所述隔离层的步骤包括：在所述隔离结构、第一鳍部和第二鳍部上形成牺牲层，所述牺牲层暴露出隔离区的隔离结构；在形成牺牲层之后，在暴露出的隔离结构和所述牺牲层上形成初始隔离层；去除所述牺牲层上的初始隔离层，形成所述隔离层；去除所述牺牲层上的初始隔离层之后，去除所述牺牲层。

可选的，所述牺牲层为旋涂碳层或有机介质层。

可选的，所述旋涂碳层的材料为含碳聚合物。

可选的，所述旋涂碳层中碳的质量百分比值为85％～90％。

可选的，所述牺牲层的厚度为1000埃～2000埃。

可选的，形成所述牺牲层的步骤包括：在所述隔离结构、所述第一鳍部和第二鳍部上形成初始牺牲层；去除所述隔离区隔离结构上的初始牺牲层。

可选的，所述初始牺牲层为旋涂碳层或有机介质层；形成所述初始牺牲层的工艺包括：旋涂工艺。

可选的，去除所述隔离区隔离结构上的初始牺牲层的步骤包括：在第一区和第二区初始牺牲层上形成图形层；以所述图形层为掩膜对所述初始牺牲层进行刻蚀，去除隔离区隔离结构上的初始牺牲层；去除隔离区隔离结构上的初始牺牲层之后，去除所述图形层。

可选的，去除所述牺牲层的过程中，所述牺牲层的去除速率与所述隔离结构的去除速率之间的比值大于10。