[发明专利]一种耐电性能测试方法及系统

说明书

本发明提供了一种耐电性能测试方法及系统，耐电性能测试方法包括：确定待测印刷电路板，并为所述待测印刷电路板中的每一个导电叠层部署对应的导电叠层信号线；为所述待测印刷电路板设置至少一个过孔；为所述待测印刷电路板上的每一个过孔部署对应的过孔信号线；通过所述导电叠层信号线与所述过孔信号线，测试每一个导电叠层与过孔之间的电阻值。本发明实现了对印刷电路板中过孔与导电叠层之间的耐电性能进行测试。

技术领域

本发明涉及材料加工技术领域，特别涉及一种耐电性能测试方法及系统。

背景技术

随着电子产品不断向多功能化、小型轻量化、高性能化的方向发展，印制电路板中(Printed Circuit Board，PCB)过孔密度越来越大，而在孔与孔或孔与导电叠层之间导电过程中，常常会发生阳离子如铜离子向绝缘层迁移，而这种阳离子的迁移会导致电气短路或开路，直接影响PCB的使用。因此，在进行新板材、新工艺或新结构产品验证时，都需要对PCB的耐电性能进行测试。

目前，主要通过手动的方式将两个过孔分别连接电源的正极和负极，其中，在PCB正面为一个过孔连接正极/负极，在PCB背面为另一个过孔连接负极/正极，通过电源输出额定电压，检测过孔与过孔之间的电阻值。由于过孔与过孔之间电阻值是两个过孔之间所有绝缘层产生的电阻值之和，而当绝缘层数较多时，仅有一个绝缘层发生微量的阳离子迁移时，对过孔与过孔之间的电阻值影响较小，造成PCB的耐电性能测试的准确性较低。

发明内容

本发明实施例提供了一种耐电性能测试方法及系统，能够检测过孔与导电叠层之间的耐电性能。

第一方面，本发明实施例提供了一种耐电性能测试方法，包括：

确定待测印刷电路板，并为所述待测印刷电路板中的每一个导电叠层部署对应的导电叠层信号线；

为所述待测印刷电路板设置至少一个过孔；

为所述待测印刷电路板上的每一个过孔部署对应的过孔信号线；

通过所述导电叠层信号线与所述过孔信号线，测试每一个导电叠层与过孔之间的电阻值。

优选地，

所述确定待测印刷电路板，并为所述待测印刷电路板中的每一个导电叠层部署对应的导电叠层信号线，包括：

设置至少两个绝缘层的规格参数，所述规格参数包括：层级、绝缘材料种类和厚度中的任意一种或多种；

N1、根据当前层级对应的绝缘材料种类和厚度，在铺设位置铺设当前绝缘层；

N2、在所述当前绝缘层上表面铺设对应的导电叠层，对应的导电叠层面积小于当前绝缘层面积；

N3、在所述导电叠层上部署对应的导电叠层信号线；

N4、确定所述导电叠层表面为下一层级的铺设位置，并将下一层级作为当前层级执行N1。

优选地，

所述为所述待测印刷电路板上的每一个过孔部署对应的过孔信号线，包括：

在所述每一个过孔的内壁上分别铺设对应的导电介质，每一个所述导电介质的表面积分别等于对应的过孔内壁的表面积；

在每一个所述导电叠层上部署对应的信号线。

优选地，

在所述待测印刷电路板上设置至少一个过孔之后，在所述为所述待测印刷电路板上的每一个过孔部署对应的过孔信号线之前，进一步包括：

当所述至少一个过孔中任意过孔穿过导电叠层时，在所述过孔与穿过的导电叠层间部署绝缘环，所述绝缘环的宽度与对应的导电叠层厚度一致。

优选地，