[发明专利]半导体器件及其制作方法、电子装置

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。

背景技术

随着半导体制程技术的发展，在存储装置方面已开发出存取速度较快的快闪存储器(flash memory)。快闪存储器具有可多次进行信息的存入、读取和擦除等动作，且存入的信息在断电后也不会消失的特性，因此，快闪存储器已成为个人电脑和电子设备所广泛采用的一种非易失性存储器。而NAND(与非门)快速存储器由于具有大存储容量和相对高的性能，广泛用于读/写要求较高的领域。近来，NAND快闪存储器芯片的容量已经达到2GB，并且尺寸迅速增加。已经开发出基于NAND快闪存储器芯片的固态硬盘，并在便携计算机中用作存储设备。因此，近年来，NAND快闪存储器广泛用作嵌入式系统中的存储设备，也用作个人计算机系统中的存储设备。

在先进NAND快速工艺流程中(例如，3X、2X及以下nm技术节点)，由于采用自对准STI(浅沟槽隔离)刻蚀工艺，使得阱区注入(well implant)需要在开始阶段实施，而不能像逻辑电路一样在STI平坦化工艺之后实施。这是因为：1)如果阱区注入在遂穿氧化之后进行，穿过遂穿氧化层(tunnel oxide)的注入可以引起可靠性问题，例如GOI TDDB(栅氧化层可靠性测试、与时间相关的电介质击穿)、GOI Vramp(栅氧化层可靠性测试、斜坡电压)、耐久性和数据保持。2)随着NAND快闪存储器存储单元缩小至3xnm及以下技术节点，STI深宽比(aspect ratio)很大，这到时STI空隙填充变得更难。为此，引入了流动性化学气相沉积(FCVD)工艺用于STI的填充。但是FCVD氧化物需要进行致密化，接下来的致密化热处理步骤需要很高的热预算。在STI填充致密化工艺中，存在严重的硼偏聚(boron segregation)问题，这导致了器件的双驼峰和漏电问题。图1示出了高压NMOS器件具有的双驼峰和漏电问题，即使沟道掺杂浓度较高，仍然存在这一问题。

因此，需要提出一种新的半导体器件的制作方法，以至少部分地解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提出一种新的半导体器件的制作方法，可以克服NAND快闪存储器STI制作中产生的双驼峰和漏电问题。

为了克服目前存在的问题，本发明一方面提供一种半导体器件的制作方法，用于制作快闪存储器，其包括下述步骤：提供半导体衬底，在所述半导体衬底中形成阱区，并在所述半导体衬底上形成图形化的栅极叠层和有源区硬掩膜层；对有源区的角落区域进行补偿离子注入，所述补偿离子与所述阱区的掺杂离子相同；以所述有源区硬掩膜层为掩膜刻蚀所述半导体衬底，以形成用于形成隔离结构的沟槽；填充所述沟槽形成隔离结构。

进一步地，所述补偿离子注入以倾斜注入方式进行。

进一步地，所述补偿离子注入的倾斜角度与垂直于所述半导体衬底表面的法线之间的夹角为0～15度。

进一步地，所述补偿离子为硼离子。

进一步地，所述硼离子的注入能量为0～30keV。

进一步地，所述硼离子的注入剂量为0.5～2E13/cm²。

本发明提出的半导体器件的制作方法，通过对有源区角落区域，也即隔离结构角落区域进行补偿离子注入，以补偿诸如硼离子的阱区掺杂离子偏聚，从而解决由此导致的双驼峰和漏电问题。

本发明又一方面提供一种采用上述方法制作的半导体器件，该半导体器件包括：半导体衬底，在所述半导体衬底中形成有隔离结构以及被所述隔离结构分隔的有源区，在所述有源区中形成有阱区，在所述有源区的半导体衬底上形成有栅极叠层，在所述有源区的角落区域形成补偿离子注入区，其中，所述补偿离子注入区中的补偿离子与所述阱区的掺杂离子相同。

进一步地，所述补偿离子为硼离子。

进一步地，所述硼离子的注入能量为0～30keV。

进一步地，所述硼离子的注入剂量为0.5～2E13/cm²。

本发明提出的半导体器件克服了双驼峰和漏电问题。

本发明再一方面提供一种电子装置，其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。