[发明专利]整合扇出型封装体

说明书

技术领域

本发明实施例是关于一种整合扇出型封装体，且特别是有关于一种具有填充物的整合扇出型封装体。

背景技术

近年来，由于各种电子元件(例如晶体管、二极管、电阻器、电容器等)的积集度不断提升，半导体工业因而快速成长。这种积集度的提升，大多因为最小特征尺寸的持续缩小，因而可以将更多的元件整合在一特定的区域中。而这些较小的电子元件相较于以前的封装体，也需要占用较少面积的较小封装体。

目前来说，基于其紧密度，整合扇出型(Integrated Fan-Out；INFO)封装体日益受到欢迎。在整合扇出型封装体中，重布线路结构(redistribution circuit structure)的形成在封装工艺中扮演着重要的角色。

发明内容

根据本发明的一些实施例，一种整合扇出型封装体包括晶粒、绝缘密封体、填充物以及重布线路结构。绝缘密封体密封晶粒的侧壁，且绝缘密封体包括位于其上表面的凹陷。填充物覆盖绝缘密封体的上表面且至少部分填入凹陷内。重布线路结构覆盖晶粒的有源表面以及填充物。重布线路结构与晶粒电性连接且包括覆盖晶粒以及填充物的介电层。

附图说明

图1为根据一些实施例所示出的一种整合扇出型封装体的制造方法的流程图；

图2A至图2K为根据一些实施例所示出的一种整合扇出型封装体的制造方法的剖面图；

图2L为根据图2K的整合扇出型封装体的应用所示出的示意图；

图3A至图3B为根据一些实施例所示出的一种整合扇出型封装体的制造方法的中间步骤的剖面图；

图4A至图4B为根据一些实施例所示出的一种整合扇出型封装体的制造方法的中间步骤的剖面图。

附图标记说明：

10、20：整合扇出型封装体；

100：衬底；

200：晶粒；

202：晶粒贴合膜；

204：半导体芯片；

206：连接结构；

208：钝化层；

210：有源表面；

300a：绝缘密封材料层；

300b：绝缘密封体；

302、302a：凹陷；

310、410：上表面；

400a：感光性材料；

400b：填充物；

500：重布线路结构；

510、530：介电层；

520：图案化导电层；

540：导通孔；

600：焊膏；

SW：侧壁；

OSW：外侧壁；

O、OP：开口；

P：周边区；

M：掩膜；

L：光束；

TV：贯穿绝缘层孔；

d：间距；

t1：最大深度；

t2：最大厚度；

x：单边差异；

W1、W2、W3：宽度；

S01～S06：步骤。

具体实施方式

以下发明内容提供用于实施所提供的标的之不同特征的许多不同实施例或实例。以下所描述的构件及配置的具体实例是为了以简化的方式传达本发明为目的。当然，这些仅仅为实例而非用以限制。举例来说，在以下描述中，在第一特征上方或在第一特征上形成第二特征可包括第二特征与第一特征形成为直接接触的实施例，且也可包括第二特征与第一特征之间可形成有额外特征使得第二特征与第一特征可不直接接触的实施例。此外，本发明在各种实例中可使用相同的元件符号及/或字母来指代相同或类似的部件。元件符号的重复使用是为了简单及清楚起见，且并不表示所欲讨论的各个实施例及/或配置本身之间的关系。

另外，为了易于描述附图中所示出的一个构件或特征与另一组件或特征的关系，本文中可使用例如“在...下”、“在...下方”、“下部”、“在…上”、“在…上方”、“上部”及类似术语的空间相对术语。除了附图中所示出的定向之外，所述空间相对术语意欲涵盖元件在使用或操作时的不同定向。设备可被另外定向(旋转90度或在其他定向)，而本文所用的空间相对术语相应地作出解释。

图1为根据一些实施例所示出的一种整合扇出型封装体的制造方法的流程图。图2A至图2K为根据一些实施例所示出的一种整合扇出型封装体的制造方法的剖面图。