[发明专利]半导体结构的形成方法

说明书

本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底包括存储区；在所述存储区基底上形成第一栅极结构；形成覆盖所述第一栅极结构侧壁的第一侧墙；在所述第一侧墙两侧的基底中形成第一掺杂层，所述第一掺杂层中具有第一掺杂离子，所述第一掺杂离子向所述第一栅极结构侧壁下方衬底扩散，形成第一轻掺杂区。通过离子扩散形成的第一轻掺杂层中掺杂离子分布较均匀，能够改善晶体管性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着半导体技术的不断进步，半导体器件向着高集成度、高质量的方向发展，半导体器件的特征尺寸相应减小。

半导体器件特征尺寸的减小，特别是栅极结构宽度的减小，使栅极结构下方沟道的长度不断减小。晶体管中沟道长度的减小增加了源漏掺杂区之间电荷穿通的可能性，并容易引起沟道漏电流。为了减小沟道漏电流，半导体结构的形成过程中，往往对栅极结构两侧的衬底进行掺杂，在沟道与漏源掺杂区之间形成浓度梯度，并减小沟道与漏源掺杂区之前的衬底的电阻，形成轻掺杂区，从而减小沟道漏电流。

随着半导体技术的发展，一片晶圆上形成的半导体器件相应增加。逻辑器件和存储器件往往在同一晶圆上形成。为了使形成逻辑器件和存储器件的工艺兼容，现有技术通过相同的离子注入工艺形成逻辑器件的轻掺杂区和存储器件的轻掺杂区。然而，由于逻辑器件和存储器件的结构不相同，以及对轻掺杂漏注入的注入离子浓度的要求不同，所述离子注入工艺容易使存储器件性能较差。

由此可见，现有技术的半导体结构的形成方法所形成的存储器件的性能较差。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，能够改善半导体结构性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底包括存储区；在所述存储区基底上形成第一栅极结构；形成覆盖所述第一栅极结构侧壁的第一侧墙；在所述第一侧墙两侧的基底中形成第一掺杂层，所述第一掺杂层中具有第一掺杂离子，所述第一掺杂离子向所述第一栅极结构侧壁下方衬底扩散，形成第一轻掺杂区。

可选的，所述存储区基底包括：衬底和位于所述衬底上的鳍部；所述第一栅极结构横跨所述鳍部，并覆盖所述鳍部部分侧壁。

可选的，形成第一掺杂层的步骤包括：在所述第一栅极结构两侧的基底中形成第一凹槽；通过外延生长工艺在所述第一凹槽中形成第一掺杂层，在所述外延生长的过程中，对所述第一掺杂层进行原位掺杂。

可选的，所述第一侧墙的材料为氮化硅。

可选的，所述基底还包括逻辑区；所述形成方法还包括：在所述逻辑区基底上形成第二栅极结构；形成覆盖所述第二栅极结构侧壁的第二侧墙，所述第二侧墙的厚度大于所述第一侧墙的厚度；在所述第二侧墙两侧的基底中形成第二掺杂层，所述第二掺杂层中具有第二掺杂离子。

可选的，形成所述第一侧墙和第二侧墙的步骤包括：形成覆盖所述逻辑区基底、第一栅极结构顶部和侧壁、存储区基底以及第二栅极结构顶部和侧壁的侧墙材料层；对所述第二栅极结构侧壁的侧墙材料层进行侧墙离子注入，使所述第二栅极结构侧壁的侧墙材料层形成第二侧墙层，所述第二侧墙层内注入有侧墙掺杂离子；回刻蚀所述侧墙材料层和第二侧墙层，直至去除基底上、第一栅极结构顶部和第二栅极结构顶部的侧墙材料层，形成所述第一侧墙和所述第二侧墙，所述第二侧墙层的刻蚀速率小于侧墙材料层的刻蚀速率。

可选的，所述侧墙掺杂离子为硅离子或碳离子。

可选的，所述侧墙掺杂离子为硅离子时，所述侧墙离子注入的工艺参数包括：注入剂量为1.0E13atoms/cm²～1.0E17atoms/cm²，注入能量为0.5KeV～10KeV。

可选的，所述侧墙材料层的厚度为35埃～80埃。