[发明专利]缓冲器电路及应用其的电压产生器

说明书

缓冲器电路具有输入端及输出端。缓冲器电路包含晶体管叠接电路、闩锁器电路、第一晶体管及第二晶体管以及电压产生电路。晶体管叠接电路偏压于第一电压，并接收输入信号。闩锁器电路偏压于第二电压。第一晶体管及第二晶体管耦接于晶体管叠接电路及闩锁器电路之间，且第一晶体管的栅极端耦接至第二晶体管的栅极端。电压产生电路包含一二极管串联电路。二极管串联电路偏压于第二电压并提供偏压电压至第一晶体管的栅极端。电压产生电路根据第二电压的位准动态调整偏压电压的位准，且当缓冲器电路刚启动时，偏压电压为第一位准以使第一晶体管及第二晶体管为导通，当缓冲器电路达到稳态后，偏压电压为第二位准以使第一晶体管及第二晶体管为导通。

技术领域

本发明是有关于一种缓冲器电路及应用其的电压产生器，特别是有关一种避免过电压(over-stress)的缓冲器电路及应用其的电压产生器。

背景技术

习知的缓冲器电路包含多个晶体管，并偏压于第一电压位准+VDD及第二电压位准-VDD。为了确保这些晶体管能完全导通和完全关闭，这些晶体管的各端点必须操作在位准-VDD到位准+VDD之间。在此情况下，有些晶体管的两端可能承受超过一倍VDD的电压差，这可能会导致这些晶体管的损坏。目前用来解决上述的过电压问题的方法之一是使用高压元件以承受较高的电压差。然而这种方法会导致缓冲器电路的整体成本增加。因此，如何在不使用高压元件之前提下提供一种避免过电压的缓冲器电路实为业界急于解决的问题。

发明内容

根据本发明的一实施例，提供一种缓冲器电路，具有一输入端及一输出端。输入端接收输入信号。输出端提供输出信号。缓冲器电路包含晶体管叠接电路、闩锁器电路、第一晶体管及第二晶体管以及电压产生电路。晶体管叠接电路偏压于第一电压，且晶体管叠接电路接收输入信号。闩锁器电路偏压于第二电压，第二电压为负电压。第一晶体管及第二晶体管耦接于晶体管叠接电路及闩锁器电路之间，且第一晶体管的栅极端耦接至第二晶体管的栅极端。电压产生电路包含一二极管串联电路。二极管串联电路偏压于第二电压并提供偏压电压至第一晶体管的栅极端以及第二晶体管的栅极端。电压产生电路根据第二电压的位准动态调整偏压电压的位准，且当缓冲器电路刚启动时，偏压电压的位准为第一位准以使第一晶体管及第二晶体管为导通，当缓冲器电路达到稳态后，偏压电压之位准为第二位准以使第一晶体管及第二晶体管为导通。

根据本发明的另一实施例，提供一种电压产生器。电压产生器包含一电荷泵电路。电压产生器更使用一缓冲器电路。缓冲器电路具有一输入端及一输出端。输入端接收输入信号。输出端提供输出信号。缓冲器电路包含晶体管叠接电路、闩锁器电路、第一晶体管及第二晶体管以及电压产生电路。晶体管叠接电路偏压于第一电压，且晶体管叠接电路接收输入信号。闩锁器电路偏压于第二电压，第二电压为负电压。第一晶体管及第二晶体管耦接于晶体管叠接电路及闩锁器电路之间，且第一晶体管的栅极端耦接至第二晶体管的栅极端。电压产生电路包含一二极管串联电路。二极管串联电路偏压于第二电压并提供偏压电压至第一晶体管的栅极端以及第二晶体管的栅极端。电压产生电路根据第二电压的位准动态调整偏压电压的位准，且当缓冲器电路刚启动时，偏压电压之位准为第一位准以使第一晶体管及第二晶体管为导通，当缓冲器电路达到稳态后，偏压电压之位准为第二位准以使第一晶体管及第二晶体管为导通。

根据本发明的又一实施例，提供另一种电压产生器。电压产生器包含一电荷泵电路及如上所述之一缓冲器电路。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1所示为依据本发明的缓冲器电路示意图。

图2所示为第一实施例的缓冲器电路的电路示意图。

图3A和图3B所示为图2的缓冲器电路达到稳态时分别在第一周期和第二周期的各晶体管的操作电压位准以及各端点之电压位准示意图。