[发明专利]测试图形翻译方法及芯核测试壳装置

说明书

本发明实施例提供测试图形翻译方法及芯核测试壳装置，上述方法包括：由WSI向测试壳扫描链中、依次串行装载SI测试激励数据、无关数据和PI测试激励数据，从而实现将SI测试激励数据和PI测试激励数据转换为测试壳扫描链装载测试激励数据；令PI测试激励数据通过输入端口链施加到IP核的输入端口；捕获IP核产生的PO测试响应数据至输出端口链；捕获IP核产生的SO测试响应数据至内部扫描链中；依次由WSO串行卸载内部扫描链中的SO测试响应数据和输出端口链中的PO测试响应数据，从而将PO测试响应数据和SO测试响应数据转换为测试壳扫描链卸载测试响应数据。

技术领域

本发明涉及IP核自动测试集成领域，特别是涉及测试图形翻译方法及芯核测试壳装置。

背景技术

随着集成电路工艺的进步和人们对集成电路性能以及上市时间要求的不断提高，片上系统(SOC)技术已经成为当今集成电路的发展趋势和技术主流。SoC设计技术的核心是IP核复用(IP核是通过验证的功能模块，可以被多个SoC使用)，IP核复用并不仅仅是电路逻辑的复用，它还包含着IP核的测试复用。IP核(CPU、DSP、MEM等都是IP核)作为一个子模块，嵌入到SOC内部，其输入输出端口并不能在SoC顶层访问，其输入输出端口不能在SOC顶层访问。

IEEE STD 1500标准是专为解决SOC中嵌入式IP核的测试访问、隔离、控制等测试问题而开发的一个测试标准。其基本思路是先开发单个芯核的测试，再在SoC级通过合适的访问、控制和隔离手段，轮流使用已有的芯核测试信息对不同芯核进行测试。该测试标准主要从软硬件两个方面来进行标准化。标准所定义的硬件结构即环绕在IP核周围的测试壳(wrapper)，它给IP芯核的测试提供一个标准的测试平台；标准定义的软件结构即芯核测试语言(CTL)，它给嵌入式芯核的测试信息交流提供一个标准的载体。

IEEE STD 1500标准规定核测试壳(也可称为芯核测试壳装置)由测试壳边界寄存器(Wrapper Boundary Register，WBR)、测试壳旁路寄存器(Wrapper Bypass Register，WBY)、测试壳指令寄存器(Wrapper Instruction Register，WIR)、测试壳串行端口(Wrapper Serial Port，WSP)和可选的测试壳并行端口(Wrapper Parallel Port，WPP)组成。其中，WSP由WSI、WSO和WSC组成。

上述WBR是数据寄存器，用于提供测试激励和接收测试响应。WBR由串行连接的测试壳边界寄存器单元(WBR Cell)组成，WBR Cell能实现测试激励的施加和测试响应的捕获，从而实现对IP核的控制和观察。

如图2所示，IP核测试图形包括测试时钟CLK、测试复位RSTN、IP核内部扫描链扫描使能(Scan Enable，SE)、IP核内部扫描链扫描输入(Scan Input，SI)、IP核内部扫描链扫描输出(Scan Output，SO)、IP核初级输入(Primary Input，PI)、IP核初级输出(PrimaryOutput，PO)等测试数据。其中：

图2中的阶段(1)扫描输入即进行测试图形的扫描链测试数据装载；

阶段(5)扫描输出即进行测试图形的扫描链测试数据卸载，此时扫描使能信号有效，对于第一个测试图形，不存在扫描链测试数据卸载，对于第二个直至最后一个测试图形，在扫描链测试数据的移入的同时进行对上次扫描链捕获的测试结果输出和测量过程，对于最后一个测试图形，仅进行扫描链测试数据的卸载；

阶段(2)并行测量指在所有初级输入端口并行进行测试图形的输入，同时在所有初级输出进行测试图形的输出及测试数据的测量对比；

阶段(3)并行捕获是指将内部逻辑的测试结果捕获(Capture)到扫描链中，从而方便在下次的移位操作中将捕获的测试数据卸载，此时，扫描使能信号无效，对于第一个测试图形，不存在寄存器对内部逻辑输出的捕获过程；