[发明专利]芯片封装结构

说明书

本发明提供一种芯片封装结构，包括可挠性线路板、芯片以及多个导电凸块。可挠性线路板包括绝缘基材及多个引脚。绝缘基材上具有芯片接合区。各引脚具有延伸入芯片接合区内的内引脚。芯片设置于芯片接合区内。芯片具有一主动表面、多个焊垫以及多组突起。所述多个焊垫以及多组突起位于主动表面上，其中各组突起分别包括分布于对应焊垫周围的多个突起。各内引脚分别藉由导电凸块的其中之一与对应的焊垫电连接，且各突起的高度大于或等于对应导电凸块的高度。本发明可以改善因可挠性线路板上的内引脚偏移而导致的内引脚与导电凸块接合不良问题。

技术领域

本发明涉及一种芯片封装结构，尤其涉及一种薄膜覆晶封装结构。

背景技术

随着电子科技的不断演进，所生产的集成电路更加轻薄短小化、功能复杂化、高脚数化、高频化以及多元化。在此发展趋势下，薄膜覆晶(chip on film,COF)封装满足了其封装需求。薄膜覆晶封装是一种藉由导电凸块将可挠性线路板(flexible circuit board)上的引脚与芯片接合的封装技术。相较于传统使用的印刷电路板，薄膜覆晶封装是将驱动集成电路及其电子零件直接安装于薄膜上，以使封装结构可达到更轻薄短小及可挠的目的。

随着制程技术的进步以及集成电路密集度的提高，引脚及导电凸块的尺寸及间距(pitch)也愈来愈小。然而，这也代表了引脚与导电凸块之间的对位接合难度更高。当引脚与导电凸块进行接合时，很可能因为机构轻微地晃动导致引脚滑动(shift)，若引脚滑动产生的偏移量过大时，极可能造成引脚与导电凸块接合不完全，甚至未接合，而上述因引脚偏移所导致的接合不良问题在高脚数及引脚间距微小的产品中特别容易发生，因而导致芯片封装体的良率降低。

发明内容

本发明提供一种芯片封装结构，其可以改善因可挠性线路板上的内引脚偏移而导致的内引脚与导电凸块接合不良问题。

本发明的芯片封装结构，其包括可挠性线路板、芯片以及多个导电凸块。可挠性线路板包括绝缘基材及多个配置于绝缘基材上的引脚。绝缘基材上具有芯片接合区。各引脚具有延伸入芯片接合区内的内引脚。芯片设置于芯片接合区内。芯片具有主动表面、位于主动表面上的多个焊垫以及多组突起，其中各组突起分别包括分布于对应焊垫周围的多个突起。各内引脚分别藉由其中一导电凸块与对应的焊垫电连接，且各突起的高度大于或等于对应导电凸块的高度。

在本发明的一实施例中，上述的各个突起的材质包括金属、介电材料或其组合。

在本发明的一实施例中，上述的各组突起分别包括第一突起以及第二突起，第一突起位于对应内引脚的一侧，而第二突起位于对应内引脚的另一侧。

在本发明的一实施例中，上述的各组突起分别包括多个第一突起以及多个第二突起，第一突起位于对应内引脚的一侧，而第二突起位于对应内引脚的另一侧。

在本发明的一实施例中，第一突起与第二突起之间的距离等于对应导电凸块的宽度。

在本发明的一实施例中，第一突起与第二突起之间的距离小于对应导电凸块的宽度，且第一突起与第二突起之间的距离大于对应内引脚的宽度。

在本发明的一实施例中，第一突起与第二突起之间的距离大于对应导电凸块的宽度，且第一突起与第二突起之间的距离小于对应导电凸块与对应内引脚的宽度总合。

在本发明的一实施例中，第一突起与第二突起邻近于对应焊垫的角落分布。

在本发明的一实施例中，芯片封装结构还包括多个球底金属层，其中各球底金属层分别位于对应导电凸块与对应焊垫之间。

在本发明的一实施例中，芯片封装结构还包括位于各突起与主动表面之间的保护层，突起包括位于保护层上的底部以及位于底部上的顶部，其中底部的材质与球底金属层的材质相同，而顶部的材质与导电凸块的材质相同。

在本发明的一实施例中，各突起的顶表面包括倾斜面。