[发明专利]凹入式通道半导体非易失性存储装置及其制造方法

说明书

技术领域

本发明是有关半导体非易失性存储装置(semiconductor non-volatile memory device)及其制造方法，特别地，该半导体非易失性存储装置的通道凹陷(recessed)于硅基板(substrate)表面之下。

背景技术

半导体非易失性存储器，特别是电子可抹除可规划唯读存储器(EEPROM)在电子设备方面，从电脑、电信至消费者电器，具备广泛的可应用性。一般而言，EEPROM在非易失性存储器领域的利基是在电力关闭时具有储存固件与数据的机制，并在有需要时可改变固件与数据。快闪EEPROM被视为一特别规划的(configured)EEPROM，只能整个被抹除或逐扇区(sector by sector)被抹除。

根据装置单元阵列(cell array)组态，EEPROM快闪装置分为NOR型快闪装置及NAND型快闪装置。一般而言，NOR型快闪装置及NAND型快闪装置的单元尺寸(cell size)分别是9～10F²及4～5F²，其中，F表示一工艺技术世代(process technology node)的特征尺寸(feature size)。由于工艺技术的进步，最小工艺特征尺寸已被按比例缩小至大约20nm世代或以下。而持续将半导体非易失性存储器单元装置按比例缩小至20nm世代以下对单元装置设计与工艺技术形成重大的挑战。这些挑战包含装置短通道长度、浮动栅(floating gate)单元对单元的干扰(interference)、栅极(gate)形成工艺的高外观比(aspect ratio)以及蚀刻后栅极堆叠(after-etched gate stack)远离崩溃的稳定性。

在DRAM按比例缩小的过程中，也遭遇过类似短通道长度的问题，为解决此问题，凹入式栅极晶体管架构已成功地应用于DRAM单元，例如揭露于美国专利第7,164,170号、第7,378,312号、第8,268,690号(上述专利的内容在此被整体引用作为本说明书内容的一部分)的技术。图1显示成对存取(access)晶体管的剖面图。请参考图1，成对存取晶体管110a、110b的凹入式通道111a、111b沿着硅基板凹陷表面的底部而形成，并且N型共源极(source)/漏极(drain)区104c、104a与104b形成于硅基板上或上方。于P型硅基板的P型杂质形成通道区102、井(well)区以及基板本质(intrinsic)区100。之后，栅极物质沉积生长于硅基板凹陷区内氧化层105的顶部，以形成晶体管栅极106。在一存储器阵列中的多个成对存取晶体管110a、110b之间是以硅基板内的浅沟槽隔离区(shallow trench isolation)103来隔离。因此，相较于使用与图1相同最小特征世代工艺的现有平面型(planar)晶体管，该些成对存取晶体管110a、110b的凹入式通道111a、111b的通道长度会增加。将凹入式通道应用于DRAM的存取晶体管，通过减少存取晶体管的“截止(off)状态”漏电流(leakage current)，已有效改善储存电容器(storage capacitor)的电荷滞留(charge retention)时间，并且DRAM工艺的可缩放性(scalability)可往下延伸至20nm世代。另一方面，应用浮动栅凹入式通道晶体管，可解决半导体非易失性存储器的缩放问题，如通道长度、浮动栅干扰、以及高外观比。首先，如同先进DRAM工艺技术世代的存取晶体管110a、110b，浮动栅凹入式通道晶体管通过将通道凹陷于硅基板内来增加通道长度。第二，浮动栅并没有暴露于硅表面上，而是设置于具接地电位的硅基板之内部，并且浮动栅彼此间的单元对单元临界电压干扰也减到最低。第三，在硅基板中，将浮动栅凹陷以对应半导体非易失性存储器的凹入式通道，可解决穿隧介电层(tunneling dielectrics)/多晶硅(poly-silicon)/耦合介电层/金属膜(film)堆叠的高外观栅极蚀刻比的问题。同时，由于栅极膜堆叠固定于硅基板内部，高瘦型栅极的保持强度(holding strength)也会增加。

发明内容

本发明实施例提供一种凹入式通道半导体非易失性存储装置及其制造方法，以大幅降低半导体非易失性存储器的缩放(scaling)挑战，如通道长度、浮动栅干扰、栅极堆叠蚀刻的高外观比以及形成栅极的机械稳定性。

为了实现上述目的，本发明提供一种非易失性存储装置，包括：

一基板，具有一个主动区，所述主动区被一场隔离结构所定义，所述主动区上具有一凹入式通道洞；