[发明专利]一种防止SRAM存储单元的下拉电流降低的电路有效
| 申请号： | 201610549270.7 | 申请日： | 2016-07-13 |
| 公开（公告）号： | CN106205677B | 公开（公告）日： | 2019-08-30 |
| 发明（设计）人： | 王礼维 | 申请（专利权）人： | 武汉新芯集成电路制造有限公司 |
| 主分类号： | G11C11/418 | 分类号： | G11C11/418;G11C11/419 |
| 代理公司： | 上海申新律师事务所 31272 | 代理人： | 俞涤炯 |
| 地址： | 430205 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 防止 sram 存储 单元 下拉 电流 降低 电路 | ||
【权利要求书】：
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司，未经武汉新芯集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201610549270.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种复制位线控制电路
- 下一篇：存储器系统及其管理方法
