[发明专利]静电放电保护电路及用于静电放电保护的方法

说明书

技术领域

本发明涉及一种静电放电(Electrostatic Discharge，ESD)保护电路，以及更特别地，涉及一种用于稳定电压的静电放电保护电路。

背景技术

静电放电(ESD)是由接触(contact)、电短路(electrical short)或介电击穿(dielectric breakdown)引起的两个带电物体之间的突然的电流。集成电路的制造商和用户必须采取预防措施来避免静电放电(ESD)。静电放电(ESD)保护可以是装置本身的一部分，以及可以包括用于装置的输入和输出引脚的特殊设计技术。外部保护元件也可以在电路布局中一起使用。

对于传统的静电放电保护电路，通常从输入/输出(Input/Output，I/O)节点至电源节点(supply node)形成耦合路径。当发生静电放电(ESD)事件时，输入/输出(I/O)节点上的干扰(disturbance)会导致该电源节点上的另一干扰，且这会损坏耦接于该电源节点的敏感元件。此外，通过相邻的输入/输出(I/O)节点之间的互耦，其它相邻的输入/输出(I/O)节点也会受到该干扰的影响。因此，需要提供一种新颖的解决方案来解决现有技术的问题。

发明内容

有鉴于此，本发明的目的之一在于提供一种静电放电保护电路及用于静电放电保护的方法，以解决上述问题。

在一些优选的实施例中，本发明有关于一种静电放电(ESD)保护电路，其包括箝位电路、开关组件和侦测电路。箝位电路耦接在静电放电总线和接地节点之间。开关组件耦接在电源节点和静电放电总线之间。侦测电路用于侦测是否发生静电放电(ESD)事件。当没有发生所述静电放电事件时，所述侦测电路闭合(close)所述开关组件，使得所述静电放电总线耦接于所述电源节点；以及，当发生所述静电放电事件时，所述侦测电路断开(open)所述开关组件，使得所述静电放电总线与所述电源节点分离开(decoupled from)。

在一些实施例中，当没有发生所述静电放电事件时，所述箝位电路是开路的，以及，当发生所述静电放电事件时，所述箝位电路形成从所述静电放电总线至所述接地节点的电流路径。

在一些实施例中，所述静电放电保护电路还包括：输入/输出(I/O)焊垫、第一二极管和第二二极管。第一二极管具有耦接于所述输入/输出(I/O)焊垫的阳极和耦接于所述静电放电总线的阴极。第二二极管具有耦接于所述接地节点的阳极和耦接于所述输入/输出(I/O)焊垫的阴极。

在一些实施例中，所述静电放电保护电路还包括上拉电路、下拉电路和预驱动器。上拉电路用于将所述电源节点选择性地耦接至所述输入/输出焊垫。下拉电路用于将所述接地节点选择性地耦接至所述输入/输出焊垫。预驱动器用于控制所述上拉电路和所述下拉电路。

在一些实施例中，所述上拉电路为第一晶体管，所述第一晶体管具有耦接于所述预驱动器的控制端、耦接于所述电源节点的第一端和耦接于所述输入/输出焊垫的第二端；以及，所述下拉电路为第二晶体管，所述第二晶体管具有耦接于所述预驱动器的控制端、耦接于所述输入/输出焊垫的第一端和耦接于所述接地节点的第二端。

在一些实施例中，所述第一晶体管为PMOS晶体管，以及，所述第二晶体管为NMOS晶体管。

在一些实施例中，所述侦测电路包括第一电阻和第二电阻。第一电阻耦接在所述静电放电总线和中间节点之间。第二电阻耦接在所述中间节点和所述接地节点之间。

在一些实施例中，所述第二电阻的电阻值与所述第一电阻的电阻值相同。

在一些实施例中，所述侦测电路还包括第三晶体管和第四晶体管。第三晶体管具有耦接于所述电源节点的控制端、耦接于所述中间节点的第一端和耦接于第一节点的第二端。第四晶体管具有耦接于所述电源节点的控制端、耦接于所述静电放电总线的第一端和耦接于所述第一节点的第二端。

在一些实施例中，所述第三晶体管为NMOS晶体管，以及，所述第四晶体管为PMOS晶体管。

在一些实施例中，所述开关组件包括第五晶体管。第五晶体管具有耦接于所述第一节点的控制端、耦接于所述电源节点的第一端、耦接于所述静电放电总线的第二端和耦接于所述静电放电总线的基底端。

在一些实施例中，所述第五晶体管为PMOS晶体管。