[发明专利]基准时基电路

说明书

技术领域

本发明涉及电机测速领域，特别涉及电机测速系统的外围基准时基电路。

背景技术

现场可编程门阵列即FPGA，是从EPLD、PAL、GAL等这些可编程器件的基础上进一步发展起来的。作为专业集成电路领域中的半定制电路而出现的FPGA，不但解决了定制电路的不足，而且克服了原有可编程器件因门电路数有限的而产生的缺点。FPGA的使用十分的灵活，同一片FPGA只要使用不同的程序就能够达到不同的电路功能。现在FPGA在通信、仪器、网络、数据处理、工业控制、军事和航空航天等众多领域有着广泛的应用。随着成本和功耗的进一步降低，将在更多的领域运用FPGA。基于FPGA的电机测速系统设计，以Quartus II为设计平台，采用硬件描述语言VHDL和模块化设计的方式，并通过数码管驱动电路动态显示测量的结果。FPGA可以用来设计测量电机的转速值，包括外围电路：基准时基电路，复位电路，传感器测量电路和显示电路。

发明内容

本发明为解决上述技术问题，提出了一种基准时基电路，用于产生准确的时钟信号送入FPGA模块。

本发明采用的技术方案是：基准时基电路，包括：电感、第一电容、第二电容、有源晶振以及电阻；所述有源晶振包括四个引脚：空引脚NC、电路供电电压引脚VCC、接地引脚GND、输出引脚OUT；所述电感第一端与外部电源连接，电感第二端与电路供电电压引脚VCC连接；所述空引脚NC悬空；所述接地引脚GND接地；所述输出引脚OUT与电阻第一端相连，电阻第二端作为基准时基电路的输出；所述第一电容第一端与第二电容第一端相连，且第一电容第一端以及第二电容第一端均与电路供电电压引脚VCC连接，所述第一电容第二端与第二电容第二端相连，且第一电容第二端以及第二电容第二端均接地。

进一步地，所述有源晶振的频率为：50MHz。

进一步地，所述第一电容参数为：0.1μF。

进一步地，所述第二电容参数为：0.01μF。

进一步地，所述电阻阻值为：33Ω。

本发明的有益效果：本发明的基准时基电路，采用50MHz的有源晶振，3.3V的外部电源通过电感FB5接入有源晶振的VCC端口，同时通过第一电容C10和第二电容C11滤去高频干扰信号，从有源晶振的OUT端口输出50MHz的时钟信号。

附图说明

图1为本发明提供的基准时基电路图。

图2为本发明提供的复位电路图。

具体实施方式

为便于本领域技术人员理解本发明的技术内容，下面结合附图对本发明内容进一步阐释。

本发明通过FPGA来设计电机测速系统，具有集成度高，可靠性强等特点，工作原理为：传感器将电机转速的模拟信号转换成数字脉冲信号送入FPGA模块。同时由基准时钟电路产生准确的时钟信号和复位电路产生的复位信号送入FPGA模块。再由FPGA模块产生分频电路、十进制计数器电路、数据处理电路和显示译码电路。由分频电路将送入的基准时钟信号进行分频，得到一个闸门信号，作为十进制计数器的使能信号。数据处理电路的作用是将十进制计数器得到的数据进行相应的处理后，再送入显示译码电路进行转换译码。电机测速系统的总体框图如图1所示。外围电路分为：基准时基电路，复位电路，传感器测量电路和显示电路。

如图1所示为本发明提供的基准时基电路，包括：电感FB5、第一电容C₁₀、第二电容C₁₁、频率为50MHz的有源晶振CRASTAL以及电阻R；所述有源晶振CRASTAL包括四个引脚：空引脚NC、电路供电电压引脚VCC、接地引脚GND、输出引脚OUT；所述电感FB5第一端与外部3.3V电源连接，电感FB5第二端与电路供电电压引脚VCC连接；所述空引脚NC悬空；所述接地引脚GND接地；所述输出引脚OUT与电阻第R一端相连，电阻R第二端作为基准时基电路的输出，输出50MHz的CLKO信号；所述第一电容C₁₀第一端与第二电容C₁₁第一端相连，且第一电容C₁₀第一端以及第二电容C₁₁第一端均与电路供电电压引脚VCC连接，所述第一电容C₁₀第二端与第二电容C₁₁第二端相连，且第一电容C₁₀第二端以及第二电容C₁₁第二端均接地。

第一电容参数为：0.1μF；第二电容参数为：0.01μF；电阻阻值为：33Ω。