[发明专利]一种多控制器间多存储器共享并行数据读写系统及其写入、读取方法

说明书

本发明提供了一种多控制器间多存储器共享并行数据读写系统及其写入、读取方法，当某一处理器簇单元的处理单元对另一处理器簇单元发起读写访问时，经过内部处理器簇单元的第一仲裁单元、外部处理器簇单元的第二仲裁单元和第三仲裁单元共三级仲裁管理，仅选择满足预设条件的数据操作请求进行数据操作，因而对不同的存储单元读写访问可以同时进行，且可以保证互不冲突，从而大大提高了数据读写访问效率，在集成电路领域具有广阔的市场前景。

技术领域

本发明涉及集成电路领域，尤其涉及一种多控制器间多存储器共享并行数据读写系统及其写入、读取方法。

背景技术

随着科技的发展和社会的进步，集成电路设计得到了广泛应用，越来越多的电子设备进入了人们的日常生活，不仅给人们的日常生活带去了便利，同时也进一步促进了科技的创新与研发。在集成电路设计领域，数据读写是其中重要一项。

处理器往往具有超高的运算能力，可以在短时间内对数据进行快速计算处理。为了尽可能发挥处理器内部运算单元的运算能力，通常会配置与之耦合的RAM作为内部存储器，提高数据访存效率。然而，对于多个处理器的数据读写架构而言，某一处理器需要对其他处理器对应的RAM中的数据进行操作时，其往往通过AXI总线来进行。由于总线在单位时间内为避免数据传输出现冲突，只允许一笔数据从该总线上通过，这就导致处理器与处理器之间在进行交互访问数据时，效率极其低下。同时，由于每一次读写访问都需通过总线来传输，加重了系统带宽消耗，也导致了功耗的增加。

此外，当处理器数量庞大时，如何对各个处理器发起的数据操作请求进行统一有效地管理，既保证提高处理器与处理器之间在进行交互访问数据时的效率，同时又使得各个处理器之间的数据访问不相冲突，解决数据读写系统硬件面积大、硬件成本高、功耗大等问题，是集成电路领域一个亟需解决的问题。

发明内容

为此，需要提供一种多控制器间多存储器共享并行数据读写的技术方案，用以解决现有数据读写系统在进行处理器与处理器之间数据交互访问时，硬件面积大、硬件成本高、功耗大等问题。

为实现上述目的，发明人提供了一种多控制器间多存储器共享并行数据读写系统，所述系统包括多个处理器簇单元，所述处理器簇单元包括多个处理器单元、读数据采集单元、仲裁单元和多个存储单元；所述仲裁单元包括第一仲裁单元、第二仲裁单元和第三仲裁单元，所述地址分区单元包括第一地址分区单元和第二地址分区单元；每一存储单元对应一第三仲裁单元，所述第三仲裁单元与存储单元连接；每一处理器单元对应一第一地址分区单元，每一处理器簇单元对应一第二地址分区单元；所述第一地址分区单元与处理器单元连接，所述第二地址分区单元与第一仲裁单元连接；所述读数据采集单元与存储单元连接；

所述处理器单元用于发送数据操作请求至第一地址分区单元，所述数据操作请求包括写数据操作请求或读数据操作请求，所述写数据操作请求包括执行写数据操作的存储单元地址以及待写入的数据；所述读数据操作请求包括执行读数据操作的存储单元地址；

当需要执行数据操作请求的数据为外部处理器簇单元的数据时，所述第一地址分区单元用于将数据操作请求发送至该第一地址分区单元所在的处理器簇单元对应的第一仲裁单元；该第一地址分区单元所在的处理器簇单元对应的第一仲裁单元用于对其所接收的所有数据操作请求进行第一仲裁管理，并将通过第一仲裁管理的数据操作请求发送至第二地址分区单元，所述第二地址分区单元用于将数据操作请求发送至数据操作请求中的存储单元地址对应的存储单元所在的处理器簇单元的第二仲裁单元；所述第一仲裁管理具体为：在每个时钟周期内，仅选择满足第一预设条件的数据操作请求发送至第二地址分区单元；

所述数据操作请求中的存储单元地址对应的存储单元所在的处理器簇单元的第二仲裁单元用于对其所接收的所有数据操作请求进行第二仲裁管理，并将通过第二仲裁管理的数据操作请求发送至数据操作请求中存储单元地址的存储单元对应的第三仲裁单元；所述第二仲裁管理具体为：在每个时钟周期内，仅选择满足第二预设条件的数据操作请求送至数据操作请求中存储单元地址的存储单元对应的第三仲裁单元；